

Architectures intégrées de base en analogique

Luc HEBRARD

luc.hebrard@iness.c-strasbourg.fr

PLAN DU COURS

- Généralités

Flot de conception d'un ASIC
Principe d'étude et du dimensionnement d'un bloc
Modèles du TMOS

- Blocs fonctionnels analogiques de base

Etages à Un transistor
Etages amplificateurs à plusieurs transistors
Etages de polarisation

- Amplificateur opérationnel


Concept d'amplificateur opérationnel
Modèle comportementale d'un Ampop
Plan de conception d'un OTA Miller
Exemple de dimensionnement
Autres exemples d'ampop

- Dessin des masques en analogique (complément)

suite

I Généralités

I.1 Flot de conception d'un ASIC mixte



suite

Exemple de cahiers des charges

4 bits Analog to Digital Converter

Input range $\pm 1\text{ V}$
Gain error $\leq 10^{-4}$
Conversion time $\leq 20\mu\text{s}$
Offset $\leq 1/2\text{ LSB}$
End of conversion and overflow signals

Ramp generator's OTA

CMR $\geq \pm 1,3\text{ V}$
Output range $\geq \pm 1,3\text{ V}$
Statique gain $\geq 80\text{ dB}$
GBW $\geq 5\text{ MHz}$
Slew rate $\geq 2\text{ V}/\mu\text{s}$

Comparator


CMR $\geq \pm 1.3\text{ V}$
Offset $\leq 10\text{ mV}$
Response time $\leq 250\text{ ns}$
Statique gain $\geq 74\text{ dB}$

Counter and control logic

4 bits synchronous
 $f_{\text{clock}} = 1\text{ MHz}$
End of conversion
Overflow

Généralités

CAN simple rampe



suite

Généralités

I.2 Principe de l'étude et du dimensionnement d'un bloc

Schéma à base de TMOS + Modèle LEVEL1

Etude larges signaux
Dynamique d'entrée
Dynamique de sortie
Caractéristique de transfert.....

Equations analytiques
simples

Etude petits signaux

Gain
Réponse fréquentielle
Produit Gain-Bande passante
Stabilité.....

Equations analytiques
simples

Etude transitoire

Vitesse de balayage
Temps de réponse.....

Equations analytiques
simples


Autres études

Taux de réjection du mode commun
Taux de réjection de l'alimentation
Bruit
Surface de silicium

Equations analytiques
simples

Jeu d'équations liant les caractéristiques du circuit aux dimensions des transistors. Le premier dimensionnement consiste en la résolution de ce jeu d'équations (en général non linéaires!)

Exemple de jeu d'équations pour le dimensionnement d'un OTA (Operational Transconductance Amplifier)



Slew rate $SR = \frac{I_5}{C_c}$

Gain BF du 1^{er} étage $A_{v1} = -\frac{g_{m1}}{g_{ds1} + g_{ds3}} = -\frac{2 \cdot g_{m1}}{I_5 \cdot \left(\frac{1}{V_{E_n} \cdot L_1} + \frac{1}{V_{E_p} \cdot L_3} \right)}$

Gain BF du 2^{ème} étage $A_{v2} = -\frac{g_{m_p}}{g_{ds_n} + g_{ds_p}} = -\frac{g_{m_p}}{I_n \cdot \left(\frac{1}{V_{E_n} \cdot L_n} + \frac{1}{V_{E_p} \cdot L_p} \right)}$

Produit gain-bande passante	$GBW = \frac{g_{m1}}{C_c} = \frac{\sqrt{KP_n \cdot W_1 / L_1 \cdot I_5}}{C_c}$
Pôle secondaire	$p_{nd} = -\frac{g_{m_p}}{C_L} = -\frac{\sqrt{2 \cdot KP_p \cdot W_p / L_p \cdot I_n}}{C_L}$
Zéro	$p_z = \frac{g_{m_p}}{C_c} = \frac{\sqrt{2 \cdot KP_p \cdot W_p / L_p \cdot I_n}}{C_c}$
Mode commun positif	$CMR_+ = V_{DD} - \sqrt{\frac{I_5}{KP_p \cdot W_3 / L_3}} + V_{T_p} + V_{T_n}$
Mode commun négatif	$CMR_- = V_{SS} + \sqrt{\frac{I_5}{KP_n \cdot W_1 / L_1}} + V_{T_n} + \sqrt{\frac{2 \cdot I_5}{KP_n \cdot W_5 / L_5}}$
Etage de polarisation	$I_5 = \frac{W_5 / L_5}{W_6 / L_6} I_{ext}$
Offset systématique nul	$I_n = \frac{W_p / L_p}{W_3 / L_3} \cdot \frac{I_5}{2}$
Dynamique de sortie négative	$OUT_- = \sqrt{\frac{2 \cdot I_n}{KP_n \cdot W_n / L_n}} + V_{SS}$
Dynamique de sortie positive	$OUT_+ = V_{DD} - \sqrt{\frac{2 \cdot I_n}{KP_p \cdot W_p / L_p}}$

Remarques :

- 1) Le jeu d'équations étant non linéaire, sa solution n'est pas unique.
- 2) On peut automatiser la résolution du jeu d'équations
➡ synthèse analogique
- 3) Le jeu d'équations dépend des caractéristiques considérées (bruit, CMRR, PSRR,...)
- 4) L'établissement du jeu d'équations permet une compréhension approfondie du fonctionnement du bloc. **Il est d'une aide précieuse lors de la simulation numérique du circuit car il permet d'identifier les transistors et les capacités dont il faut modifier les dimensions pour atteindre le cahier des charges :**



Exemple : On veut un $GBW = 5\text{MHz}$

$$\text{Or } GBW = \frac{g_{m1}}{C_c} = \frac{\sqrt{KP_n \cdot W_1 / L_1 \cdot I_5}}{C_c}$$

Il faut soit diminuer C_c (la diviser par 2), soit multiplier W_1/L_1 ou I_5 par 4. Attention, si l'on divise C_c par deux, le pôle dominant s'éloigne de l'origine est la marge de phase ne sera plus suffisante (pb. de stabilité). D'autre part, pour multiplier I_5 par 4, on peut multiplier W_5/L_5 par 4; mais dans ce cas, il faut aussi multiplier W_6/L_6 et W_n/L_n par 4 (cf. équations de l'étage de polarisation et de l'offset systématique nul). Ainsi, I_n est aussi multiplié par 4 (N'est-ce pas une contrainte de consommation trop importante?)... etc

I.3 Modèles du TMOS


I.3.1 Transistor MOS



I.3.2 Modèle du TMOS utilisé pour le dimensionnement manuel - Modèle LEVEL1

Généralement, on néglige l'effet de bulk, i.e. $V_{SB} = 0$. Ainsi :

Modèle large signaux :



Transistor OFF : $V_{GS_n} < V_{T_n}$ (NMOS) ; $V_{GS_p} > V_{T_p}$ (PMOS) et $I_{DS} = 0$

$V_{GS_n} \geq V_{T_n}$ et $V_{DS} \geq V_{DS_{sat}} = V_{GS_n} - V_{T_n}$ (NMOS)

$$I_{DS_n} = \frac{1}{2} \cdot K P_n \cdot \frac{W_n}{L_n} (V_{GS_n} - V_{T_n})^2 \underbrace{(1 + \lambda_n \cdot V_{DS_n})}_{\text{généralement négligé}}$$

Transistor ON
en régime saturé :

$V_{GS_p} \leq V_{T_p}$ et $V_{DS} \leq V_{DS_{sat}} = V_{GS_p} - V_{T_p}$ (PMOS)

$$I_{DS_p} = -\frac{1}{2} \cdot K P_p \cdot \frac{W_p}{L_p} (V_{GS_p} - V_{T_p})^2 \underbrace{(1 - \lambda_p \cdot V_{DS_p})}_{\text{généralement négligé}}$$

Capacités en régime saturé :

$$C_{GB} = C_{GBO} \cdot L$$

$$C_{GS} = \frac{2}{3} \cdot C_{ox} \cdot W \cdot L + C_{GSO} \cdot W \cong \frac{2}{3} \cdot C_{ox} \cdot W \cdot L$$

$$C_{GD} = C_{GDO} \cdot W$$

$$C_{BD} = \frac{C_j \cdot A_D}{\left(1 + \frac{|V_{DB}|}{\phi_j}\right)^{m_j}} + \frac{C_{jsw} \cdot P_D}{\left(1 + \frac{|V_{DB}|}{\phi_j}\right)^{m_{jsw}}}$$

Il est parfois nécessaire de connaître l'expression du courant I_{DS} en régime linéaire :

$$I_{DS_n} = KP_n \cdot \frac{W_n}{L_n} \cdot \left(V_{GS_n} - V_{T_n} - \frac{V_{DS_n}}{2} \right) \cdot V_{DS_n} \text{ (NMOS)}$$

$$I_{DS_p} = -KP_p \cdot \frac{W_p}{L_p} \cdot \left(V_{GS_p} - V_{T_p} - \frac{V_{DS_p}}{2} \right) \cdot V_{DS_p} \text{ (PMOS)}$$

Lorsqu'il est nécessaire de tenir compte de l'effet de bulk :

$$V_{TH_\eta} = V_{T_\eta} + \gamma_\eta \cdot \left[\sqrt{PHI_\eta + |V_{SB_\eta}|} - \sqrt{PHI_\eta} \right] \text{ avec } \eta = n \text{ ou } p$$


Remarque : La tension de saturation $V_{DS_{sat}}$ est donnée par

$$V_{DS_{sat}} = V_{GS} - V_{TH}$$

et l'on a $I_{DS_{sat}} = \frac{1}{2} \cdot KP \cdot \frac{W}{L} \cdot V_{DS_{sat}}^2$ avec un signe - dans le cas du PMOS

Modèle petits signaux :

On se place autour d'un point de polarisation défini par $I_{DS_0}(V_{GS_0}, V_{DS_0})$ et l'on regarde les variations i_{ds} du courant global $i_{DS} = I_{DS_0} + i_{ds}$ pour des variations v_{gs} et v_{ds} des tensions globales $v_{GS} = V_{GS_0} + v_{gs}$ et $v_{DS} = V_{DS_0} + v_{ds}$. On obtient le schéma équivalent suivant, valable pour le NMOS comme pour le PMOS :



Les capacités sont celles données précédemment, pour le point de polarisation considéré. D'autre part, toujours pour le TMOS en régime saturé :

$$g_m = \frac{\partial I_{DS}}{\partial V_{GS}}(V_{GS_0}, V_{DS_0}) = \sqrt{2 \cdot KP \cdot \frac{W}{L} \cdot I_{DS_{sat}}} = \frac{2 \cdot I_{DS_{sat}}}{|V_{GS} - V_{TH}|}$$

$$\cong \sqrt{2 \cdot KP \cdot \frac{W}{L} \cdot I_{DS}} \cong \frac{2 \cdot I_{DS}}{|V_{GS} - V_{TH}|}$$

$$g_{ds} = \lambda \cdot |I_{DS_{sat}}| \cong \lambda \cdot |I_{DS}| = \frac{1}{V_E \cdot L} \cdot |I_{DS}|$$

Récapitulatif :

Nous avons introduit un ensemble de paramètres électriques, très souvent dénommés paramètres SPICE. Les principaux sont :

- V_{TO} : Tension de seuil (pour $V_{SB} = 0$)
- γ : Paramètre d'effet de bulk
- KP : Paramètre de transconductance
- λ (associé à V_E) : Paramètre de modulation de la longueur du canal
- PHI : Potentiel d'inversion
- Une suite de paramètres pour les capacités des jonctions inverses parasites et pour les capacités de recouvrement
- AF et KF : Paramètres du bruit en $1/f$ (c.f. R-O3 et/ou RP-O4)

A ces paramètres se rajoutent un grand nombre de paramètres pour tenir compte des effets 2D et 3D, effets devenant prédominants dans les technologies de faibles dimensions (L et W inférieurs à $5\mu m$). Plus on va vers les technologies submicroniques et plus de paramètres se rajoutent.

Nous n'en tiendrons pas compte pour le dimensionnement manuel.

Paramètres de la technologie utilisée dans ce cours :

Paramètre	NMOS	PMOS
KP	$122 \mu A / V^2$	$46 \mu A / V^2$
$V_E \left(\lambda = \frac{1}{V_E \cdot L} \right)$	$21 V / \mu m$	$27 V / \mu m$
V_{T0}	$0,483 V$	$-0,683 V$
γ	$0,58 \sqrt{V}$	$0,45 \sqrt{V}$
PHI	$0,858 V$	$0,810 V$
C_{GBO}	$0,11 fF / \mu m$	$0,11 fF / \mu m$
C_{GSO}	$0,13 fF / \mu m$	$0,11 fF / \mu m$
C_{GDO}	$0,13 fF / \mu m$	$0,11 fF / \mu m$
C_{ox}	$4,54 fF / \mu m^2$	$4,54 fF / \mu m^2$
C_j	$0,94 fF / \mu m^2$	$1,36 fF / \mu m^2$
C_{jsw}	$0,25 fF / \mu m$	$0,32 fF / \mu m$
m_j	$0,34 usi$	$0,56 usi$
m_{jsw}	$0,23 usi$	$0,43 usi$
ϕ_j	$0,69 V$	$1,02 V$
AF	$1,36 usi$	$1,48 usi$
KF	$5,1 \cdot 10^{-27} usi$	$8,5 \cdot 10^{-27} usi$

D'autre part, la longueur minimale du canal vaut $0,35\mu\text{m}$, celle de la largeur du canal vaut $0,4\mu\text{m}$ et toute dimension doit être un multiple de $0,05\mu\text{m}$.

L'alimentation totale ne doit pas excéder $3,3\text{V}$ en technologie $0,35\mu\text{m}$.

I.3.3 Modèles du TMOS utilisé en simulation

• Régime d'inversion du TMOS

Selon la valeur de V_{GS} , le canal du TMOS est plus ou moins bien formé. On peut distinguer trois types d'inversion, l'inversion faible correspondant à l'absence de canal mais pour laquelle il existe néanmoins des porteurs du courant en faible quantité dans la zone de charge d'espace engendrée par la présence de V_{GS} , l'inversion forte correspondant à la présence d'un canal fortement rempli de porteurs du courant (électrons pour un NMOS et trous pour un PMOS) et entre les deux l'inversion modérée où le canal est présent mais où la quantité de charges mobiles dans le canal n'est pas prédominante devant la quantité de charges mobiles dans la zone de charge d'espace située sous le canal (c.f. cours de Modélisation des Composants).

Du point de vue du concepteur de CIs, on retiendra que

- $V_{TH} - (50 \text{ à } 100\text{mV}) < V_{GS} < V_{TH}$: Inversion faible
- $V_{TH} < V_{GS} < V_{TH} + (75 \text{ à } 100\text{mV})$: Inversion modérée
- $V_{GS} > V_{TH} + 100\text{mV}$: Inversion forte

Remarque : Pour $V_{DS} \neq 0$ et $V_{GS} < V_{TH}$, il existe un courant I_{DS} contrairement à ce que prévoit le modèle LEVEL1! En fait, on montre même que pour ce mode d'inversion, le TMOS se comporte comme un bipolaire!

• Modèle LEVEL2

Il modélise parfaitement le comportement du TMOS en inversion forte (beaucoup mieux que ne le fait le LEVEL1).

Il ignore le mode d'inversion modéré!

En revanche, il propose un modèle pour le mode d'inversion faible. Ce modèle est cependant très peu satisfaisant.


→ Le modèle LEVEL2 est tout à fait adapté à la conception de circuits analogiques pour lesquels tous les TMOS sont placés en inversion forte.

Remarque : L'affirmation précédente n'est plus vraie pour les technologies fortement submicroniques ($L < 0.5\mu\text{m}$) car le modèle LEVEL2 n'est plus mis à jour pour tenir compte de tous les nouveaux effets 2D ou 3D engendrés par les très petites dimensions.

• Modèles de nouvelles générations - EKV, BSIM3, ... :

Ils modélisent parfaitement le comportement du TMOS, quelque soit le mode d'inversion. De plus, ils sont régulièrement améliorés pour tenir compte des effets dus aux technologies très fortement submicroniques.


Question : Pourquoi est-on de plus en plus intéressé par placer le TMOS en inversion modérée?



D'après la courbe $g_m/I_{DS} = f(V_{GS})$, à courant constant, le g_m est maximum lorsque l'on place le TMOS en inversion faible. Cependant pour garder I_{DS} constant et se placer en inversion faible, il faut diminuer V_{GS} et augmenter W/L . L'augmentation de W/L est souvent prohibitive et l'on se trouve confronté au problème des capacités parasites. Inversement, si l'on diminue V_{GS} sans augmenter W/L , les courants deviennent si faibles qu'ils sont inutilisables; on n'arrive plus à charger les capacités parasites en des temps raisonnables!

➡ C'est en polarisant le TMOS en inversion modérée qu'on l'utilise le plus efficacement possible, i.e. que sa transconductance g_m est forte sans avoir besoin d'un courant de polarisation trop élevé.

Or la transconductance g_m est un paramètre primordial, puisqu'elle conditionne les gains des amplis :



➡ On polarise de plus en plus le TMOS en mode d'inversion modérée, notamment pour les applications « Low Power » (« Low Voltage », « Low Current »).

Remarque importante : Lorsque le TMOS est en inversion modérée tout en étant proche de l'inversion forte, son g_m varie proportionnellement au courant de polarisation I_{DS} . S'il se trouve proche de l'inversion forte, il variera proportionnellement à la racine carrée du courant de polarisation!


II Etages à un transistor

II.1 Montages fondamentaux du TMOS


Le bulk du TMOS est généralement relié à un potentiel fixe, le potentiel le plus faible pour les NMOS et le potentiel le plus élevé pour les PMOS.

Ainsi, on distingue **trois montages fondamentaux du TMOS** selon que l'une des trois autres broches du transistor (**source, drain ou grille**) est connectée ou non à un **potentiel fixe** (masse pour les petits signaux) :


Montage source commune : La source est connectée à un potentiel fixe



Montage drain commun : Le drain est connecté à un potentiel fixe




Montage grille commune : La grille est connectée à un potentiel fixe. Dans ce cas, il est plus judicieux de considérer que l'on attaque le transistor par un courant.



Remarque : D'autres configurations peuvent être envisagées (source et grille commune avec entrée en tension par le drain, par exemple). Ces montages sont généralement inutiles. On peut parfois être amené à les étudier lors de l'analyse de phénomènes parasites (taux de réjection de l'alimentation,...).

II.2 Etage amplificateur de base



II.2.1 Etude en larges signaux :

Cette étude permet notamment de déterminer les relations donnant le point de fonctionnement du circuit.

La tension $V_{IN0} = V_{GS0}$ et le rapport W/L définissent le courant I_{bias} dans le MOS :

$$I_{bias} = \frac{1}{2} \cdot K P_n \cdot \frac{W}{L} \cdot (V_{IN0} - V_{T_n})^2$$

La résistance de charge R_L et V_{DD} définissent le point de fonctionnement en sortie :

$$V_{DD} - V_{OUT0} = R_L \cdot I_{bias} \Rightarrow V_{OUT0} = V_{DD} - R_L \cdot I_{bias}$$

Exemple numérique :


$$I_{bias} = 10 \mu A \text{ et } \frac{W}{L} = \frac{50}{4} \Rightarrow 10 = \frac{1}{2} \times 122 \times \frac{50}{4} (V_{IN0} - V_{T_n})^2 \Rightarrow V_{IN0} = 1,028 V$$

$$V_{OUT0} = 1,65 V \text{ et } V_{DD} = 3,3 V \Rightarrow 1,65 = 3,3 - R_L \times 10 \cdot 10^{-6} \Rightarrow R_L = 165 K\Omega$$

II.2.2 Etude en petits signaux :

a) En basses fréquences :


Le schéma équivalent petits signaux de l'étage en basses fréquences (sans inclure les capacités) se réduit à :



$$|A_{v0}| = \frac{\sqrt{2 \times 122 \times (50 / 4) \times 10}}{10 / (21 \times 4) + 10^6 / 165 \cdot 10^3} = \frac{\sqrt{30500}}{10 / 84 + 6,1} = \frac{\sqrt{30500}}{6,22} = 28 = 29 dB$$


On a d'autre part : $R_{in} = \infty$ $R_{out} = \frac{1}{g_{ds} + g_L}$ $R_{out} \approx \frac{1}{g_L} = 165 K\Omega$

b) Comportement en fréquences :




La présence des trois capacités C_{GS} , C_{DG} et C'_L complique l'établissement de la fonction de transfert $A_v(s) = v_{out}/v_{in}$. On va donc étudier dans un premier temps l'influence de chaque capacité, individuellement.

• Influence de C_{GS} seule :



$$\left. \begin{aligned} v_{out} &= -g_m \cdot v_{gs} \cdot \frac{1}{g_{ds} + g_L} \\ v_{gs} &= \frac{1/s \cdot C_{GS}}{R_S + 1/s \cdot C_{GS}} v_{in} \end{aligned} \right\} \Rightarrow A_v(s) = \frac{v_{out}}{v_{in}} = -\frac{g_m}{1 + s \cdot R_S \cdot C_{GS}} = -\frac{A_{v0}}{1 + j \frac{\omega}{\omega_{c1}}}$$

→ Système passe-bas de pulsation de coupure $\omega_{c1} = \frac{1}{R_S \cdot C_{GS}}$



Application numérique :

$$C_{GS} = \frac{2}{3} \cdot C_{ox} \cdot W \cdot L = 0,67 \times 4,54 \times 200 \approx 608 \text{ fF}$$

R_S petit (source de tension) : $R_S = 1 \text{ K}\Omega$

$$\omega_{c1} = \frac{1}{10^3 \times 608 \cdot 10^{-15}} = 1,64 \cdot 10^9 \text{ rad/s} \Rightarrow f_{c1} = 262 \text{ MHz}$$

R_S grand (résistance de sortie d'un étage amplificateur classique) :

$$R_S \approx \frac{1}{2 \cdot g_{ds}} = \frac{21 \times 4}{2 \times 10 \cdot 10^{-6}} = 4,2 \text{ M}\Omega \Rightarrow \omega_{c1} = \frac{1}{4,2 \cdot 10^6 \times 608 \cdot 10^{-15}} = 3,92 \cdot 10^5 \text{ rad/s} \Rightarrow f_{c1} = 62,3 \text{ KHz}$$


D'autre part, l'impédance de sortie reste purement résistive :

$$Z_{out} = \frac{1}{g_{ds} + g_L}$$

et l'impédance d'entrée est purement capacitive :

$$Z_{in} = \frac{1}{s \cdot C_{GS}}$$

• Influence de C'_L seule :



$$v_{out} = -\frac{g_m \cdot v_{in}}{g_{ds} + g_L + sC'_L} \Rightarrow A_v(s) = \frac{v_{out}}{v_{in}} = -\frac{\frac{g_m}{g_{ds} + g_L}}{1 + s \frac{C'_L}{g_{ds} + g_L}} = \frac{A_{v0}}{1 + j \cdot \frac{\omega}{\omega_{c2}}}$$

→ système passe-bas de pulsation de coupure : $\omega_{c2} = \frac{g_{ds} + g_L}{C'_L}$

Application numérique :

$$C'_L = C_{DS} + C_L$$


Capacité parasite des pistes de connexion ($\approx 25 \text{ fF}$) + capacité d'entrée de l'étage qui suit ($\approx 200 \text{ fF}$ par ex.)

$$C_{BD} = \frac{C_j \cdot A_D}{\left(1 + \frac{|V_{DB}|}{\phi_j}\right)^{m_j}} + \frac{C_{jsw} \cdot P_D}{\left(1 + \frac{|V_{DB}|}{\phi_j}\right)^{m_{jsw}}}$$

La tension V_{DB} est liée au point de polarisation en sortie. On a :

$$|V_{DB}| = 1,65 \text{ V}$$

D'autre part, pour des transistors en forme de I, les plus petites surfaces de source/drain réalisables avec la technologie utilisée sont dictées par les règles de dessin suivantes :



Ainsi $A_D = 0,85 \times 50 = 42,5 \mu\text{m}^2$ et $P_D = 2 \times (0,85 + 50) = 101,7 \mu\text{m}$

$$C_{BD} = \frac{0,94 \times 42,5}{\left(1 + \frac{1,65}{0,69}\right)^{0,34}} + \frac{0,25 \times 101,7}{\left(1 + \frac{1,65}{0,69}\right)^{0,23}} = 60,5 \text{ fF} + 33,7 \text{ fF} \approx 94,2 \text{ fF}$$

$$\text{Finalement, } C'_L = 94,2 + 200 \approx 300 \text{ fF}$$

$$\text{Ainsi, } \omega_{c2} = \frac{1,2 \cdot 10^{-7} + 6,06 \cdot 10^{-6}}{300 \cdot 10^{-15}} \approx 0,206 \cdot 10^8 \text{ rad/s} \Rightarrow f_{c2} = 3,28 \text{ MHz}$$

D'autre part, l'impédance reste infinie :


$$Z_{in} = \infty$$

et l'impédance de sortie est donnée par

$$Z_{out} = \frac{1}{g_{ds} + g_L + s \cdot C'_L} = \frac{\frac{g_{ds} + g_L}{g_{ds} + g_L}}{1 + s \cdot \frac{C'_L}{g_{ds} + g_L}}$$

N.B.: A haute fréquence, Z_{out} devient capacitive.

• Influence de C_{DG} seule :



La capacité C_{DG} couple directement l'entrée et la sortie par contre-réaction! Le calcul de A_v , sans approximation donne :

$$\left. \begin{aligned} \sum_D \text{courants} = 0 &\Rightarrow g_m \cdot v_{gs} + (g_{ds} + g_L) \cdot v_{out} + s \cdot C_{DG} \cdot (v_{out} - v_{gs}) = 0 \\ \sum_G \text{courants} = 0 &\Rightarrow \frac{v_{gs} - v_{in}}{R_S} + s \cdot C_{DG} \cdot (v_{gs} - v_{out}) = 0 \end{aligned} \right\}$$

$$\Rightarrow \begin{cases} (g_m - s \cdot C_{DG}) \cdot v_{gs} + (g_{ds} + g_L + s \cdot C_{DG}) \cdot v_{out} = 0 \\ \left(\frac{1}{R_S} + s \cdot C_{DG} \right) \cdot v_{gs} - s \cdot C_{DG} \cdot v_{out} = \frac{1}{R_S} \cdot v_{in} \end{cases}$$

$$\Rightarrow \left[- \left(\frac{1}{R_S} + s \cdot C_{DG} \right) \frac{g_{ds} + g_L + s \cdot C_{DG}}{g_m - s \cdot C_{DG}} - s \cdot C_{DG} \right] \cdot v_{out} = \frac{1}{R_S} \cdot v_{in}$$

$$\Rightarrow \left[\underbrace{\frac{g_{ds} + g_L}{g_m}}_{-1/A_{v0}} (1 + s \cdot R_S \cdot C_{DG}) - \frac{1 + s \cdot \frac{C_{DG}}{g_m}}{1 - s \cdot \frac{C_{DG}}{g_m}} + s \cdot R_S \cdot C_{DG} \right] \cdot v_{out} = v_{in}$$

$$\Rightarrow \frac{v_{out}}{v_{in}} = \frac{A_{v0} \left(1 - s \cdot \frac{C_{DG}}{g_m} \right)}{(1 + s \cdot R_S \cdot C_{DG}) \cdot \left(1 + s \cdot \frac{C_{DG}}{g_{ds} + g_L} \right) - s \cdot A_{v0} \cdot R_S \cdot C_{DG} \cdot \left(1 - s \cdot \frac{C_{DG}}{g_m} \right)}$$

$$A_v = \frac{v_{out}}{v_{in}} = \frac{A_{v0} \left(1 - s \cdot \frac{C_{DG}}{g_m} \right)}{1 + s \left(R_S + \frac{1}{g_{ds} + g_L} - A_{v0} \cdot R_S \right) C_{DG}} = A_{v0} \frac{1 - j \frac{\omega}{\omega_z}}{1 + j \frac{\omega}{\omega_{c3}}} = A_{v0} \frac{1 - j \frac{f}{f_z}}{1 + j \frac{f}{f_{c3}}}$$

$$\omega_{c3} = \frac{1}{R_S \cdot \left(1 + \frac{1}{R_S \cdot (g_{ds} + g_L)} - A_{v0} \right) \cdot C_{DG}} = \frac{1}{R_S \cdot M \cdot C_{DG}} \quad \rightarrow \text{effet Miller}$$

→ système du premier ordre, avec un pôle et un zéro

Application numérique : $C_{DG} = C_{DGO} \cdot W = 0,13 \times 50 = 6,5 \text{ fF}$

$$\omega_z = \frac{g_m}{C_{DG}} = \frac{\sqrt{30500 \cdot 10^{-12}}}{6,5 \cdot 10^{-15}} = 26,9 \cdot 10^9 \text{ rad/s} \Rightarrow f_z = 4,27 \text{ GHz}$$


R_S grand (sortie d'un étage amplificateur classique, ex. $R_S = 5 \text{ M}\Omega$) :

$$M = 1 + \frac{1}{R_S \cdot (g_{ds} + g_L)} - A_{v0} \cong -A_{v0} = 28$$

$$\omega_{c3} = \frac{1}{R_S \cdot \underbrace{A_{v0}}_{\downarrow} \cdot C_{DG}} = \frac{1}{5 \cdot 10^6 \times 28 \times 6,5 \cdot 10^{-15}} = 1,1 \cdot 10^6 \text{ rad/s} \Rightarrow f_{c3} = 174,9 \text{ KHz}$$


Tout ce passe comme si C_{DG} avait été rabattue à l'entrée, multipliée par $|A_{v0}|$!

↓
Effet Miller



Remarque sur l'effet Miller :

Théorème de Miller




Il existe le gain

$$A_v = \frac{v_2}{v_1}$$

entre v_2 et v_1 .

$$v_2 - v_1 = Z \cdot i_2 = -Z \cdot i_1 \Rightarrow \begin{cases} v_1 \cdot (A_v - 1) = -Z \cdot i_1 \\ v_2 \cdot \left(1 - \frac{1}{A_v}\right) = Z \cdot i_2 \end{cases} \Rightarrow \begin{cases} v_1 = \frac{Z}{1 - A_v} \cdot i_1 = Z_1 \cdot i_1 \\ v_2 = \frac{A_v \cdot Z}{A_v - 1} \cdot i_2 = Z_2 \cdot i_2 \end{cases}$$

Tout se passe comme si le système était équivalent au système suivant :



En général, si $|A_v|$ est assez grand, Z_2 est négligeable et tout se passe comme si l'on rabattait à l'entrée Z multipliée par l'inverse du gain.

R_S petit (ex. $R_S = 1 \text{ K}\Omega$) :

$$M = 1 + \frac{1}{R_S (g_{ds} + g_L)} - A_{v0} = 1 + \frac{1}{10^3 \cdot \left(\frac{1}{8,4 \cdot 10^6} + \frac{1}{165 \cdot 10^3} \right)} + 28 \approx 163 + 28 \approx 200$$

$$\omega_{c3} = \frac{1}{R_S \cdot M \cdot C_{DG}} = \frac{1}{10^3 \times 200 \times 6,5 \cdot 10^{-15}} = 769 \cdot 10^6 \text{ rad/s} \Rightarrow f_{c3} = 12,2 \text{ MHz}$$

En réalité, l'effet Miller existe toujours, mais R_S est si faible que c'est Z_2 qui détermine la fréquence de coupure :

$$\omega_{c3} = \frac{1}{R_S \left(1 + \frac{1}{R_S (g_{ds} + g_L)} - A_{v0} \right) C_{DG}} = \frac{1}{R_S C_{DG} + \underbrace{\frac{C_{DG}}{g_{ds} + g_L}}_{\text{Terme dominant}} - A_{v0} R_S C_{DG}}$$

L'effet Miller semble donc très perturbateur puisqu'il limite fortement la bande passante ($f_{c3} = 175 \text{ KHz}$ pour R_S grand, ce qui représente le cas général dans les systèmes intégrés CMOS)

C'est effectivement le cas, mais ce phénomène peut aussi être utile pour stabiliser l'amplificateur (cf. OTA-Miller). Dans ce cas, on place en parallèle avec C_{DG} , une capacité de compensation C_c .

Choisissons par ex. $C_c = 50 \text{ fF}$. On a, toujours pour $R_S = 5 \text{ M}\Omega$:


$$f_{c3} = 20,1 \text{ KHz} \text{ et } f_z = 492 \text{ MHz}$$

Le pôle dominant, f_{c3} , est rendu encore plus dominant. Le zéro se rapproche aussi de l'origine mais reste tout de même à 492 MHz .

Pôles et zéros, remarque sur la stabilité du système :

Tous les pôles obtenus jusqu'à maintenant sont négatifs. Ceci est impératif pour la stabilité du système (cf. cours de base en automatique).

En revanche la capacité C_{DG} (ou $C_c + C_{DG}$) introduit un zéro positif. Traçons le diagramme de Bode du système pour $C_c + C_{DG} = 56,5$ fF :



Avec zéro positif

$$A_v = A_{v0} \frac{1 - j \cdot \frac{f}{f_z}}{1 + j \cdot \frac{f}{f_{c3}}} = 28 \cdot \frac{1 - \frac{j \cdot f}{492 \cdot 10^6}}{1 + \frac{j \cdot f}{20,1 \cdot 10^3}}$$

Avec zéro négatif

$$A_v = A_{v0} \frac{1 - j \cdot \frac{f}{f_z}}{1 + j \cdot \frac{f}{f_{c3}}} = 28 \cdot \frac{1 + \frac{j \cdot f}{492 \cdot 10^6}}{1 + \frac{j \cdot f}{20,1 \cdot 10^3}}$$

Zéro positif ou zéro négatif, les modules sont inchangés. En revanche, la phase est fortement influencée :

Avec zéro positif $\phi[A_v] = -\text{Arctg}\left(\frac{f}{f_{c3}}\right) - \text{Arctg}\left(\frac{f}{f_z}\right)$

Avec zéro négatif $\phi[A_v] = -\text{Arctg}\left(\frac{f}{f_{c3}}\right) + \text{Arctg}\left(\frac{f}{f_z}\right)$


Un zéro positif (dans le demi-plan de droite), engendre un déphasage négatif supplémentaire!



réduction de la marge de phase (cf. stabilité de l'OTA)

Pour une fréquence assez élevée, le déphasage devient de l'ordre de -180° , auquel il faut rajouter les -180° dus au signe moins dans l'expression de A_v . Ainsi, le signal de sortie est déphasé de -360° par rapport à l'entrée. Il est donc en phase avec l'entrée! Ainsi, si par contre réaction, on ramène une fraction de v_{out} pour la rajouter à l'entrée, les deux signaux vont s'additionner positivement ce qui entraînera l'instabilité du système (oscillations).

• Etude tenant compte de toutes les capacités :



Le calcul est similaire à celui mené pour C_{DG} seule. On trouve :

$$A_v = A_{v0} \frac{1 - s \cdot \frac{C_m}{g_m}}{1 + \left[R_S (C_{GS} + M \cdot C_m) + \frac{C'_L}{g_{ds} + g_L} \right] s + \frac{R_S}{g_{ds} + g_L} \underbrace{(C_m C_{GS} + C_m C'_L + C_{GS} C'_L)}_{C^2} s^2}$$

La résolution de l'équation du second degré formée en annulant le dénominateur de A_v donne les deux pôles du système :

$$p_d = \frac{-\left(R_S \cdot M \cdot C_m + \frac{C'_L}{g_{ds} + g_L} + R_S \cdot C_{GS} \right) + \sqrt{\left(R_S \cdot M \cdot C_m + \frac{C'_L}{g_{ds} + g_L} + R_S \cdot C_{GS} \right)^2 - \frac{4 \cdot R_S}{g_{ds} + g_L} \cdot C^2}}{2 \cdot \frac{R_S}{g_{ds} + g_L} \cdot C^2}$$

$$p_{nd} = \frac{-\left(R_S \cdot M \cdot C_m + \frac{C'_L}{g_{ds} + g_L} + R_S \cdot C_{GS} \right) - \sqrt{\left(R_S \cdot M \cdot C_m + \frac{C'_L}{g_{ds} + g_L} + R_S \cdot C_{GS} \right)^2 - \frac{4 \cdot R_S}{g_{ds} + g_L} \cdot C^2}}{2 \cdot \frac{R_S}{g_{ds} + g_L} \cdot C^2}$$

Le zéro, positif, est quant à lui donné par : $p_z = \frac{g_m}{C_m}$

Comme évoqué précédemment, C_c (donc C_m) est utilisée pour positionner les pôles et les zéros du système afin de le stabiliser. Il est donc intéressant de tracer le lieu des pôles en fonction de C_m - En général, on trace plutôt le lieu de $\log(|p_{d/nd}|) = f(\log(C_m))$:

C_m petit ($C_c = 0$ et $C_m = C_{DG} \approx 0$) :

En prenant $C_m = 0$, on obtient pour le pôle dominant :

$$p_d = \frac{-\left(\frac{C'_L}{g_{ds} + g_L} + R_S C_{GS} \right) + \sqrt{\left(\frac{C'_L}{g_{ds} + g_L} + R_S C_{GS} \right)^2 - \frac{4 \cdot R_S}{g_{ds} + g_L} \cdot C_{GS} \cdot C'_L}}{2 \cdot \frac{R_S}{g_{ds} + g_L} \cdot C_{GS} \cdot C'_L}$$

de même pour p_{nd} en remplaçant le + par un - dans la racine carrée.

Si $\frac{C'_L}{g_{ds} + g_L} \gg R_S \cdot C_{GS}$ (cas général)

$$p_d(C_m \rightarrow 0) \cong -\frac{g_{ds} + g_L}{C'_L} \text{ et } p_{nd}(C_m \rightarrow 0) \cong -\frac{1}{R_S C_{GS}} \Rightarrow f_d = f_{c2} \text{ et } f_{nd} = f_{c1}$$

Inversement, si $\frac{C'_L}{g_{ds} + g_L} \ll R_S \cdot C_{GS}$ (notre cas!)

$$f_d = f_{c1} = 62,3 \text{ KHz et } f_{nd} = f_{c2} = 3,28 \text{ MHz}$$

Le lieu $\log(|p_{d/nd}|) = f(\log(C_m))$ est une droite horizontale pour C_m petit.

C_m grand ($C_c \rightarrow \infty$) :

$$p_d = \frac{-R_S \cdot M \cdot C_m + \sqrt{(R_S \cdot M \cdot C_m)^2 - \frac{4 \cdot R_S}{g_{ds} + g_L} \cdot C_m \cdot (C_{GS} + C'_L)}}{2 \cdot \frac{R_S}{g_{ds} + g_L} \cdot C_m \cdot (C_{GS} + C'_L)}$$

$$= \frac{-R_S \cdot M \cdot C_m \cdot \left[1 - \sqrt{1 - \frac{4 \cdot R_S}{g_{ds} + g_L} \cdot \frac{C_m \cdot (C_{GS} + C'_L)}{(R_S \cdot M \cdot C_m)^2}} \right]}{2 \cdot \frac{R_S}{g_{ds} + g_L} \cdot C_m \cdot (C_{GS} + C'_L)}$$

$$\stackrel{DL1}{\approx} \frac{-R_S \cdot M \cdot C_m \cdot \left[1 - \left(1 - \frac{2 \cdot R_S}{g_{ds} + g_L} \cdot \frac{C_m \cdot (C_{GS} + C'_L)}{(R_S \cdot M \cdot C_m)^2} \right) \right]}{2 \cdot \frac{R_S}{g_{ds} + g_L} \cdot C_m \cdot (C_{GS} + C'_L)} \approx -\frac{R_S \cdot M \cdot C}{(R_S \cdot M \cdot C_m)^2}$$

$$p_d(C_m \rightarrow \infty) \approx -\frac{g_{ds} + g_L}{g_m \cdot R_S \cdot C_m} \Rightarrow f_d = f_{c3}$$


Ainsi, le lieu $\log(|p_d|) = f(\log(C_m))$ est une droite de pente -1 pour C_m gd.

De même, pour le pôle non dominant, on obtient :

$$p_{nd}(C_m \rightarrow \infty) \approx -\frac{2 \cdot M \cdot (g_{ds} + g_L)}{2 \cdot (C_{GS} + C'_L)} \approx \frac{-g_m}{C_{GS} + C'_L}$$

$$\Rightarrow f_{nd} = \frac{\sqrt{30500 \cdot 10^{-12}}}{2 \times \pi \times 908 \cdot 10^{-15}} = 30,6 \text{ MHz}$$

et $\log(|p_{nd}|) = f(\log(C_m))$ est une droite horizontale pour C_m grand.



Valeur de C_m à partir de laquelle commence la séparation des pôles :

C_m augmentant, la séparation des pôles commence lorsque les termes contenant C_m ne deviennent plus négligeables dans les expressions de p_d et p_{nd} , i.e. lorsque :

$$R_S \cdot M \cdot C_m \geq \frac{C'_L}{g_{ds} + g_L} + R_S \cdot C_{GS} \text{ et } C_m \cdot (C_{GS} + C'_L) \geq C_{GS} \cdot C'_L$$

$$\Leftrightarrow C_m \geq \frac{C'_L}{R_S \cdot M \cdot (g_{ds} + g_L)} + \frac{C_{GS}}{M} \text{ et } C_m \geq \frac{C_{GS} \cdot C'_L}{C_{GS} + C'_L}$$

La séparation des pôles commence donc pour (M est grand) :

$$C_m = \min \left[\frac{C'_L}{R_S M (g_{ds} + g_L)} + \frac{C_{GS}}{M}, \frac{C_{GS} \cdot C'_L}{C_{GS} + C'_L} \right] = \frac{C'_L}{R_S M (g_{ds} + g_L)} + \frac{C_{GS}}{M} = 20,6 \text{ fF}$$

Inversement, pour C_m ne devenant plus négligeable, i.e. pour

$$C_m = \max \left[\frac{C'_L}{R_S \cdot M \cdot (g_{ds} + g_L)} + \frac{C_{GS}}{M}, \frac{C_{GS} \cdot C'_L}{C_{GS} + C'_L} \right] = \frac{C_{GS} \cdot C'_L}{C_{GS} + C'_L} = \boxed{200,9 \text{ fF}}$$

p_{nd} atteint une valeur limite.

Calcul simplifié des pôles du système (du second ordre) :

$$A_v = A_{v0} \frac{1 - s \cdot \frac{C_m}{g_m}}{1 + \left[R_S(C_{GS} + M \cdot C_m) + \frac{C'_L}{g_{ds} + g_L} \right] s + \frac{R_S}{g_{ds} + g_L} \underbrace{(C_m C_{GS} + C_m C'_L + C_{GS} C'_L)}_{C^2} s^2}$$

$$A_v = A_{v0} \cdot \frac{1 - \frac{s}{p_z}}{\left(1 - \frac{s}{p_d}\right) \cdot \left(1 - \frac{s}{p_{nd}}\right)} = A_{v0} \cdot \frac{1 - \frac{s}{p_z}}{1 - \underbrace{\left(\frac{1}{p_d} + \frac{1}{p_{nd}}\right)}_{1/p_d} s + \frac{s^2}{p_d \cdot p_{nd}}}$$

$$\Rightarrow p_d \cong - \frac{1}{R_S \cdot C_{GS} + \frac{C'_L}{g_{ds} + g_L} + R_S \cdot M \cdot C_m} = \boxed{- \frac{1}{R_S \cdot C_{GS} + \frac{C'_L}{g_{ds} + g_L}} \cdot \frac{1}{1 + \frac{C_m}{C_{m_{inf}}}}}$$

$$\text{avec } C_{m_{inf}} = \frac{C'_L + (g_{ds} + g_L) \cdot R_S \cdot C_{GS}}{(g_{ds} + g_L) \cdot R_S \cdot M}$$

Le pôle non dominant est quant à lui donné par :


$$p_{nd} = \frac{1}{\frac{R_S}{g_{ds} + g_L} \cdot C^2} \cdot \frac{1}{p_d}$$

$$p_{nd} \cong - \frac{R_S(C_{GS} + M \cdot C_m) + \frac{C'_L}{g_{ds} + g_L}}{\frac{R_S}{g_{ds} + g_L} [C_{GS} C'_L + C_m(C_{GS} + C'_L)]}$$

$$= - \frac{C'_L + (g_{ds} + g_L) R_S C_{GS} + (g_{ds} + g_L) R_S M \cdot C_m}{R_S \cdot C_{GS} \cdot C'_L + R_S \cdot (C_{GS} + C'_L) \cdot C_m}$$

$$\Rightarrow p_{nd} \cong - \frac{C'_L + (g_{ds} + g_L) \cdot R_S \cdot C_{GS}}{R_S \cdot C_{GS} \cdot C'_L} \cdot \frac{1 + \frac{C_m}{C_{m_{inf}}}}{1 + \frac{C_m}{C_{m_{sup}}}} \text{ avec } C_{m_{sup}} = \frac{C_{GS} \cdot C'_L}{C_{GS} + C'_L}$$

On en déduit facilement le diagramme suivant :



Conclusion : Pour C_m assez grand (il y a séparation), on a :

$$p_d = -\frac{g_{ds} + g_L}{R_S \cdot g_m \cdot C_m} = -\frac{1}{R_S \cdot (A_{v0} \cdot C_m)} \quad p_{nd} = -\frac{g_m}{C_{GS} + C'_L}$$

plus un zéro positif :

$$p_z = \frac{g_m}{C_m}$$

Il se peut (ce n'est pas notre cas) que la séparation ne soit pas suffisante (marge de phase trop faible) car le zéro s'est trop rapproché et/ou le p_{nd} ne soit pas assez éloigné.

On peut alors jouer sur g_m pour éloigner à la fois le p_{nd} et le p_z !


Cf. travaux pratiques etc

D'autre part, on peut faire une étude identique pour l'impédance d'entrée et de sortie qui sont données par :

$$Z_{in} = \frac{1}{[C_{GS} + (1 - A_{v0}) \cdot C_m] \cdot s} \cdot \frac{1 + \frac{C'_L + C_m}{g_{ds} + g_L} \cdot s}{1 + \frac{C^2 \cdot s}{(g_{ds} + g_L) \cdot [C_{GS} + (1 - A_{v0}) \cdot C_m]}}$$

$$Z_{out} = \frac{1}{g_{ds} + g_L} \cdot \frac{1 + R_S \cdot (C_{GS} + C_m) \cdot s}{1 + \left[R_S \cdot (C_{GS} + M \cdot C_m) + \frac{C'_L}{g_{ds} + g_L} \right] \cdot s + \frac{R_S}{g_{ds} + g_L} \cdot C^2 \cdot s^2}$$

II.3 Etage suiveur :



II.3.1 Etude larges signaux :

$$I_{bias} = \frac{1}{2} \cdot K P_n \cdot \frac{W}{L} \cdot (V_{IN0} - V_{OUT0} - V_{TH})^2$$

$$V_{TH} = V_{Tn} + \gamma \cdot [\sqrt{2\phi_p + V_{SB}} - \sqrt{2\phi_p}]$$



$$V_{OUT0} = V_{IN0} - V_{TH} - \sqrt{\frac{2I_{bias}}{K P_n \cdot W / L}}$$

L'étage suiveur (dont le gain est proche de 1) est particulièrement indiqué pour **décaler les niveaux de tensions** entre étages.

On règle ce décalage grâce à I_{bias} et W/L .

II.3.2 Etude petits signaux :

Schéma petits signaux (valable quelque soit V_{SB}) :



Remarque : Si $V_{SB} = 0$: $g_{out} = g_{ds}$ et $C_{out} = C_L + C_{DB}$
 Si $V_{SB} > 0$: $g_{out} = g_{ds} + g_{mb} \cong g_{mb} = \frac{\gamma}{2\sqrt{2\phi_P + V_{SB}}} \cdot g_m$
 et $C_{out} = C_L + C_{SB}$

Le calcul de la fonction de transfert donne :

$$\frac{v_{out}}{v_{in}} = \frac{\frac{g_m}{g_m + g_{out}} \cdot \left(1 + s \cdot \frac{C_{GS}}{g_m}\right)}{1 + \left(\frac{1 + g_{out}R_S}{g_m + g_{out}} C_{GS} + \frac{C_{out}}{g_m + g_{out}} + R_S C_{in}\right)s + \frac{R_S}{g_m + g_{out}} C^2 s^2}$$

avec $C^2 = C_{in} \cdot C_{GS} + C_{in} \cdot C_{out} + C_{out} \cdot C_{GS}$

Gain basses fréquences :

$$A_v = \frac{v_{out}}{v_{in}} = \frac{g_m}{g_m + g_{out}}$$

Si $V_{SB} = 0$: $g_{out} = g_{ds} \ll g_m$ et $A_v \cong 1$

Si $V_{SB} > 0$: $g_{out} \cong g_{mb}$ et $A_v \cong \frac{1}{1 + \frac{g_{mb}}{g_m}} = \frac{1}{1 + \frac{\gamma}{2 \cdot \sqrt{2 \cdot \phi_P + V_{SB}}}}$

Application numérique :

$$V_{SB} = 1V \text{ et } A_v = \frac{1}{1 + \frac{0,58}{2 \times \sqrt{0,858 + 1}}} = 0,82$$

Le montage drain commun se comporte donc bien comme un suiveur. Si $V_{SB} > 0$ le gain de 1 chute (de l'ordre de 20%). D'autre part, comme V_{TH} dépend de V_{SB} , la tension V_{GS} variera légèrement lors de larges signaux (grandes amplitudes sur v_{IN}) et l'effet de bulk introduira de la distorsion.

Gain à hautes fréquences :

$$p_{nd} = - \left(\frac{1 + g_{out} \cdot R_S}{g_m + g_{out}} \cdot C_{GS} + \frac{C_{out}}{g_m + g_{out}} + R_S \cdot C_{in} \right) \cdot \frac{g_m + g_{out}}{R_S \cdot C^2}$$

Cas $g_{out} = g_{ds}$:

$$p_{nd} = - \frac{(1 + g_{ds} R_S) C_{GS} + C_{out} + R_S C_{in} g_{ds}}{R_S \cdot C^2} \cdot \left(1 + \frac{g_m}{g_{m_{crit}}} \right)$$

$$\begin{aligned} p_{nd_{inf}} &\equiv - \frac{C_{GS} + C_{out}}{R_S \cdot C^2} \cdot \left(1 + \frac{g_m}{g_{m_{crit}}} \right) \end{aligned}$$

avec $g_{m_{crit}} = \frac{(1 + g_{ds} R_S) C_{GS} + C_{out} + R_S C_{in} g_{ds}}{R_S \cdot C_{in}} \equiv \frac{1}{R_S} \cdot \frac{C_{GS} + C_{out}}{C_{in}}$

$$p_d = - \frac{1}{\frac{1 + g_{out} R_S}{g_m + g_{out}} C_{GS} + \frac{C_{out}}{g_m + g_{out}} + R_S C_{in}} \equiv - \frac{g_m}{C_{GS} + C_{out} + R_S C_{in} g_m}$$

Soit

$$p_d \equiv - \frac{g_m}{C_{GS} + C_{out}} \cdot \frac{1}{1 + \frac{g_m}{g_{m_{crit}}}}$$

Lorsque $g_m \rightarrow \infty$:

$$p_d \rightarrow p_{d_{sup}} = - \frac{1}{R_S \cdot C_{in}} = - \frac{1}{R_S \cdot (C_{DG} + C_{GB})}$$

Exemple numérique : $W / L = 10 / 2$ et $R_S = 2 \text{ M}\Omega$

$$C_{DG} = C_{GD0} W = 0,13 \times 10 = 1,3 \text{ fF} \text{ et } C_{GB} = C_{GB0} L = 0,11 \times 2 = 0,22 \text{ fF}$$


$$f_d = \frac{1}{2 \times \pi \times 2 \cdot 10^6 \times 1,52 \cdot 10^{-15}} = 104,7 \text{ MHz}$$

→ Le pôle dominant peut être placé loin de l'origine. L'étage suiveur ne limitera pas la bande passante du système complet.

Pour $g_m = g_{m_{crit}}$, on a : $p_d = - \frac{g_m}{2(C_{GS} + C_{out})}$ et $p_{nd} = \frac{2(C_{GS} + C_{out})}{R_S \cdot C^2}$

$$\Rightarrow \frac{|p_{nd}|}{|p_d|} = \frac{4 \cdot (C_{GS} + C_{out})^2}{R_S \cdot g_m \cdot (C_{GS} \cdot C_{out} + C_{in} \cdot C_{GS} + C_{in} \cdot C_{out})} < 1 \text{ en pratique}$$

Ceci est impossible, et pour une certaine gamme de g_m , la fonction de transfert présentera des pôles conjugués complexes.



On choisit donc $g_m > g_{min}$ défini par :


$$p_{d_{sup}} = p_{nd} \Leftrightarrow \frac{1}{R_S C_{in}} = \frac{C_{GS} + C_{out}}{R_S \cdot C^2} \left(1 + \frac{g_{min}}{g_{m_{crit}}} \right) \Leftrightarrow \frac{1}{C_{in}} \equiv - \frac{C_{GS} + C_{out}}{C^2} \cdot \frac{g_{min}}{g_{m_{crit}}}$$

$$g_{min} = \frac{1}{R_S} \cdot \frac{C^2}{C_{in}^2}$$

Remarque : Pour $V_{SB} > 0$, le diagramme des pôles et zéro est similaire.


Impédances d'entrée et de sortie :

Pour $g_m/g_{ds} \gg 1$ et $V_{SB}=0$, l'impédance d'entrée est donnée par :

$$Z_{in} = \frac{1}{\left(C_{in} + \frac{g_{ds}}{g_m} C_{GS}\right)s} \cdot \frac{1 - \frac{s}{p_{d_{sup}}}}{1 + \frac{C^2}{g_{ds}C_{GS} + g_m C_{in}}s}$$


Elle est capacitive, principalement déterminée par $C_{in} \approx C_{DG}$

Toujours dans les mêmes conditions, Z_{out} vaut :

$$Z_{out} = \frac{1}{g_m} \cdot \frac{1 + \frac{s}{1/R_S \cdot (C_{GS} + C_{in})}}{\left(1 - \frac{s}{p_d}\right) \cdot \left(1 - \frac{s}{p_{nd}}\right)}$$



Ainsi, Z_{out} est purement résistive, de faible valeur, pour des fréquences allant jusqu'à $1/(2 \cdot \pi \cdot R_S \cdot (C_{GS} + C_{in}))$ si $g_m > g_{min}$. Cette fréquence est en général encore assez élevée.

➡ Système convertisseur d'impédance, de haute vers faible imp.

Remarque : Pour $V_{SB} > 0$, Z_{out} à basses fréquences est donnée par :

$$Z_{out} = \frac{1}{g_m + g_{mb} + g_{ds}} \cong \frac{1}{g_m + g_{mb}}$$

II.4 Montage cascode :



L'étude pour $V_{SB} > 0$ diffère peu (notations plus compliquées) que celle pour $V_{SB} = 0$. On suppose donc $V_{SB} = 0$ dans ce qui suit.

II.4.1 Etude larges signaux :

La résistance de sortie de la source de courant I_{IN0} est normalement très élevée. On la néglige pour cette étude.

Le courant I_{IN0} et R_L déterminent le point de polarisation en sortie v_{OUT0} :

$$V_{DD} - v_{OUT0} = R_L \cdot I_{IN0} \Leftrightarrow v_{OUT0} = V_{DD} - R_L \cdot I_{IN0}$$


D'autre part, le transistor doit toujours rester saturé, i.e. :

$$v_{OUT0} - V_{S0} = V_{DS_{sat}} > V_{GS0} - V_{Tn} = V_{bias} - V_{S0} - V_{Tn} \Leftrightarrow V_{bias} < v_{OUT0} + V_{Tn}$$

Finalement, le potentiel sur la source du transistor, V_{S0} , doit être choisi pas trop faible de telle sorte que la source de courant I_{IN0} , qui sera réalisée par un transistor, fonctionne correctement. V_{S0} est déterminé par V_{bias} , W/L et I_{IN0} selon la relation :

$$I_{IN0} = \frac{1}{2} \cdot K P_n \cdot \frac{W}{L} (V_{bias} - V_{S0} - V_{T_n})^2$$

II.4.2 Etude petits signaux :



i_l : courant dans la charge

$A_i = \frac{i_l}{i_{in}}$: gain en courant

$\frac{v_{out}}{i_{in}} = Z_L \cdot A_i$: Transrésistance

$Z_{in} = \frac{v_{in}}{i_{in}}$: impédance d'entrée

$Z_{out} = \frac{v_{out}}{i_{out}}$: impédance de sortie

Pour chacun des deux noeuds, on écrit que la somme des courants sortant du noeud est nulle :

$$\begin{cases} -g_m \cdot v_{in} + (g_{ds} + s \cdot C_{DS}) \cdot \left(\frac{-i_l}{g_L + s \cdot C'_L} - v_{in} \right) - i_l = 0 \\ g_m \cdot v_{in} + (g_{ds} + s \cdot C_{DS}) \cdot \left(\frac{i_l}{g_L + s \cdot C'_L} + v_{in} \right) + i_{in} + (g_o + s \cdot C_{GS}) \cdot v_{in} = 0 \end{cases}$$

Après quelques calculs, on obtient :

$$A_i = \frac{i_l}{i_{in}} = \frac{(g_m + g_{ds} + s \cdot C_{DS}) \cdot (g_L + s \cdot C'_L)}{A + B \cdot s + C^2 \cdot s^2}$$

$$Z_{in} = \frac{v_{in}}{i_{in}} = \frac{g_L + g_{ds} + (C_{DS} + C'_L) \cdot s}{A + B \cdot s + C^2 \cdot s^2}$$

$$Z_{out} = \frac{v_{out}}{i_{out}} = \frac{g_m + g_{ds} + g_o + (C_{DS} + C_{GS}) \cdot s}{A + B \cdot s + C^2 \cdot s^2}$$

$$A = g_L \cdot (g_m + g_{ds} + g_o) + g_o \cdot g_{ds}$$

$$B = (g_o + g_L) \cdot C_{DS} + (g_m + g_{ds} + g_o) \cdot C'_L + (g_L + g_{ds}) \cdot C_{GS}$$

$$C^2 = C_{GS} \cdot C_{DS} + C_{GS} \cdot C'_L + C_{DS} \cdot C'_L$$


Les caractéristiques du montage cascode sont très dépendantes de la charge R_L en sortie. Nous allons donc étudier le gain en courant, l'impédance d'entrée et de sortie en fonction de R_L .

Comportement basses fréquences :

$$A_i = \frac{i_l}{i_{in}} = \frac{(g_m + g_{ds}) \cdot g_L}{g_L(g_m + g_{ds} + g_o) + g_o g_{ds}} = \frac{\frac{g_m + g_{ds}}{g_o} \cdot g_L}{1 + \frac{g_L}{\frac{g_o \cdot g_{ds}}{g_m + g_{ds} + g_o}}} = \frac{g_{Lc}}{R_{Lc}} \cdot \frac{1}{R_{Lc}}$$

$$R_{in} = \frac{v_{in}}{i_{in}} = \frac{g_L + g_{ds}}{g_L \cdot (g_m + g_{ds} + g_o) + g_o \cdot g_{ds}} = \frac{1}{g_o} \cdot \frac{1 + g_L/g_{ds}}{1 + g_L/g_{Lc}}$$

$$R_{out} = \frac{v_{out}}{i_{out}} = \frac{g_m + g_{ds} + g_o}{g_L(g_m + g_{ds} + g_o) + g_o g_{ds}} = \frac{g_m + g_{ds} + g_o}{g_o \cdot g_{ds}} \cdot \frac{1}{1 + g_L/g_{Lc}}$$



Interprétation :

Pour R_L faible, la résistance d'entrée vue depuis la source du transistor est égale à $1/g_m$. En effet, si R_L est proche de 0Ω , le transistor est monté en diode - sa résistance équivalente est de $1/g_m$. Dans ce cas, tout le courant injecté i_{in} se retrouve dans la charge R_L et le gain en courant est égal à 1.

Lorsque R_L devient de l'ordre de r_{ds} , le courant dans r_{ds} devient de l'ordre du courant dans R_L . En effet le courant i_{in} injecté passe dans R_L et entraîne une chute du potentiel sur le drain du transistor. Cette chute de potentiel se retrouve aux bornes de r_{ds} puisque le potentiel sur la source varie peu (R_{in} proche de $1/g_m$). Comme r_{ds} et R_L sont du même ordre de grandeur et sont soumises à des différences de potentiels identiques, elles sont parcourues par un courant égal.

Si R_L continue d'augmenter, le courant dans r_{ds} augmente fortement. En d'autres termes, la chute de potentiel est très forte sur le drain du transistor et pour pouvoir faire passer le courant i_{in} , le transistor est obligé d'augmenter v_{gs} , donc de faire chuter de plus en plus fortement le potentiel de sa source (v_{in}). Ainsi, pour un même courant i_{in} injecté, v_{in} devient de plus en plus élevé, i.e. la résistance d'entrée R_{in} augmente. D'autre part, un courant va prendre place dans R_O si v_{in} augmente.

Ce courant devient non négligeable pour $R_L > R_{Lc}$, et est fourni par i_{in} . A partir de là, A_i commence alors à chuter!

Comportement hautes fréquences :


Le calcul simplifié des pôles de A_i (de Z_{in} et de Z_{out}) donne :

$$p_d \cong - \frac{g_o \cdot g_{ds}}{g_o C_{DS} + g_m C'_L + g_{ds} C_{GS}} \cdot \frac{1 + \frac{g_L}{g_{Lc}}}{1 + \frac{g_L}{g_{Lcrit}}} \begin{cases} \xrightarrow[\substack{g_L \rightarrow 0 \\ R_L \rightarrow \infty}]{} p_{d\infty} \cong - \frac{g_o \cdot g_{ds}}{g_m \cdot C'_L} \\ \xrightarrow[\substack{g_L \rightarrow \infty \\ R_L \rightarrow 0}]{} p_{d0} \cong - \frac{g_m}{C_{DS} + C_{GS}} \end{cases}$$



$$p_{nd} \cong - \frac{g_o C_{DS} + g_m C'_L + g_{ds} C_{GS}}{C_{GS} C_{DS} + C'_L C_{GS} + C'_L C_{DS}} \left(1 + \frac{g_L}{g_{Lcrit}} \right) \begin{cases} \xrightarrow[\substack{g_L \rightarrow 0 \\ R_L \rightarrow \infty}]{} p_{nd\infty} \cong \frac{-g_m}{C_{DS} + C_{GS}} \end{cases}$$

$$g_{Lc} = \frac{g_o \cdot g_{ds}}{g_m} \Leftrightarrow R_{Lc} = g_m \cdot r_{ds} \cdot R_O$$

$$g_{Lcrit} = \frac{g_o C_{DS} + g_m C'_L + g_{ds} C_{GS}}{C_{DS} + C_{GS}} \cong \frac{g_m \cdot C'_L}{C_{DS} + C_{GS}} \Leftrightarrow R_{Lcrit} \cong \frac{1}{g_m} \cdot \frac{C_{DS} + C_{GS}}{C'_L}$$




Impédances d'entrée et de sortie :



II.5 Transistor monté en diode :

Un dernier montage intéressant consiste à connecter le drain et la grille ensemble. Dans ce cas, le transistor devient un dipôle (on suppose $V_{SB}=0$).

Du point de vue des larges signaux, il se comportera comme une résistance non linéaire en parallèle avec une capacité elle aussi non linéaire :



$$I = \frac{1}{2} \cdot K P_n \cdot \frac{W}{L} \cdot (V - V_{T_n})^2 \Leftrightarrow V = V_{T_n} + \sqrt{\frac{R}{2 \cdot K P_n \cdot \frac{W}{L} \cdot I}}$$


Enfin, du point de vue petits signaux, c'est une résistance $1/g_m$ en parallèle avec la capacité $C_{GS}+C_{GB}+C_{DB}$.

suite

III Etages amplificateurs à plusieurs transistors :

III.1 Etages inverseurs :

Le but principal est d'améliorer le gain de l'étage amplificateur de base en augmentant considérablement la résistance R_L sans être obligé de diminuer considérablement le courant de polarisation. On utilise pour cela un deuxième transistor monté en charge active.




Charge active polarisée
par circuiterie externe

Charge active autopolarisée

Ces deux montages présentent des différences d'un point de vue larges signaux mais très peu du point de vue petits signaux.

III.1.1 Etude larges signaux :

a) Montage avec polarisation externe :




Le courant de polarisation I_{bias} est fourni par M_p , il dépend de W_p/L_p et de V_{bias} :

$$I_{bias} = \frac{1}{2} \cdot K P_p \cdot \frac{W_p}{L_p} \cdot (V_{bias} - V_{DD} - V_{T_p})^2$$

Ce courant fixera avec W_n/L_n le point de basculement de l'inverseur, et par conséquent le choix de V_{IN0} pour que l'amplificateur soit utilisé dans sa zone d'amplification!

Caractéristique de transfert pour différents I_{bias} :



Dynamique de sortie :

La dynamique de sortie correspond à la plage sur laquelle v_{OUT} peut varier en sortie sans que le gain de l'étage soit notablement affecté. Ce sera le cas si les deux transistors restent toujours saturés, i.e :

$$v_{OUT} = V_{DS_n} \geq V_{DSsat_n} = V_{IN_0} - V_{T_n} = \sqrt{\frac{2 \cdot I_{bias}}{K P_n \cdot W_n / L_n}}$$

$$v_{OUT} - V_{DD} = V_{DS_p} \leq V_{DSsat_p} = V_{bias} - V_{DD} - V_{T_p} = -\sqrt{\frac{2 \cdot I_{bias}}{K P_p \cdot W_p / L_p}}$$

Ainsi la borne inférieure de la dynamique de sortie vaut :

$$OUT_- = V_{IN_0} - V_{T_n} = \sqrt{\frac{2 \cdot I_{bias}}{K P_n \cdot W_n / L_n}}$$


et la borne supérieure est donnée par :

$$OUT_+ = V_{bias} - V_{T_p} = V_{DD} - \sqrt{\frac{2 \cdot I_{bias}}{K P_p \cdot W_p / L_p}}$$

On peut alors calculer l'amplitude de la dynamique :

$$\begin{aligned} OUT_+ - OUT_- &= V_{bias} - V_{IN_0} + V_{T_n} - V_{T_p} \\ &= V_{DD} - \sqrt{\frac{2 \cdot I_{bias}}{K P_n \cdot W_n / L_n}} - \sqrt{\frac{2 \cdot I_{bias}}{K P_p \cdot W_p / L_p}} \end{aligned}$$

b) Montage autopolarisé :



Lorsque v_{IN} augmente, on a successivement :

- 1) M_n off et M_p on avec $V_{DS}=0$
- 2) M_n saturé et M_p on linéaire
- 3) M_n et M_p saturés
- 4) M_n on linéaire et M_p saturé
- 5) M_n on avec $V_{DS}=0$ et M_p off

Le point de basculement est déterminé pour M_n et M_p saturés :

$$-I_{DS_p} = \frac{1}{2} K P_p \frac{W_p}{L_p} (v_{INbasc} - V_{DD} - V_{T_p})^2 = I_{DS_n} = \frac{1}{2} K P_n \frac{W_n}{L_n} (v_{INbasc} - V_{T_n})^2$$

$$\Rightarrow \sqrt{K P_p \cdot \frac{W_p}{L_p}} \cdot (V_{DD} + V_{T_p} - v_{INbasc}) = \sqrt{K P_n \cdot \frac{W_n}{L_n}} \cdot (v_{INbasc} - V_{T_n})$$

$$v_{INbasc} = \frac{V_{DD} + V_{T_p} + V_{T_n} + \sqrt{\frac{K P_n \cdot W_n / L_n}{K P_p \cdot W_p / L_p}}}{1 + \sqrt{\frac{K P_n \cdot W_n / L_n}{K P_p \cdot W_p / L_p}}}$$

➡ Le point de basculement, auquel doit être égal V_{IN_0} n'est fixé que par les W/L des transistors et V_{DD} !

Remarque : Sachant que dans toutes les technologies $V_{Tn} \approx |V_{Tp}|$,

Pour $\frac{W_p / L_p}{W_n / L_n} = \frac{KP_n}{KP_p} \cong 2 \text{ à } 3$ (en général) $v_{INbasc} = \frac{V_{DD}}{2} = V_{OUT_0}$

Le courant de polarisation I_{bias} traversant l'étage vaut :

$$I_{bias} = \frac{1}{2} \cdot KP_n \cdot \frac{W_n}{L_n} (v_{INbasc} - V_{Tn})^2$$

➡ Ce courant dépend donc de V_{DD} !

Caractéristique de transfert et dynamique de sortie :


La dynamique de sortie est déterminée par :

M_n en saturation $\Rightarrow v_{OUT_0} = V_{DS} \geq V_{DSsat} = v_{INbasc} - V_{Tn}$

M_p en saturation $\Rightarrow v_{OUT_0} - V_{DD} = V_{DS} \leq V_{DSsat} = v_{INbasc} - V_{DD} - V_{Tp}$


$$\left. \begin{array}{l} OUT_- = v_{INbasc} - V_{Tn} \\ OUT_+ = v_{INbasc} - V_{Tp} \end{array} \right\} OUT_+ - OUT_- = V_{Tn} - V_{Tp}$$

D'autre part, si les λ des deux transistors sont identiques, le point de polarisation en sortie, V_{OUT_0} , se calera à peu près au centre de la dynamique de sortie, i.e. sur v_{INbasc} ($V_{Tn} \approx |V_{Tp}|$).



III.1.2 Etude petits signaux :

Que l'étage soit autopolarisé ou non, le schéma petits signaux peut se mettre sous la forme :



Non autopolarisé	Autopolarisé
$C_m = C_{DG_n}$	$C_m = C_{DG_n} + C_{DG_p}$
$C_{in} = C_{GS_n}$	$C_{in} = C_{GS_n} + C_{GS_p}$
$C_{out} = C_L + C_{DS_n} + C_{DS_p} + C_{DG_p}$	$C_{out} = C_L + C_{DS_n} + C_{DS_p}$
$g_m = g_{m_n}$	$g_m = g_{m_n} + g_{m_p}$
$g_{out} = g_{ds_n} + g_{ds_p}$	$g_{out} = g_{ds_n} + g_{ds_p}$

On constate que ce schéma est identique à celui de l'étage amplificateur de base (cf. § II.2). L'étude est identique :

Gain statique :

$$A_{v_0} = -\frac{g_m}{g_{out}}$$

Fonction de transfert :

$$A_v = A_{v_0} \cdot \frac{1 - s \cdot \frac{C_m}{g_m}}{1 + \left[r_S (C_{in} + M \cdot C_m) + \frac{C_{out}}{g_{out}} \right] \cdot s + \frac{r_S}{g_{out}} \underbrace{(C_m C_{in} + C_m C_{out} + C_{in} C_{out})}_{C^2} \cdot s^2}$$

$$M = 1 + \frac{1}{R_S \cdot (g_{ds} + g_L)} - A_{v_0}$$


Expressions simplifiées des pôles (dominant et non dominant) :

$$p_d \cong -\frac{1}{r_S \cdot C_{in} + \frac{C_{out}}{g_{out}} + r_S \cdot M \cdot C_m} = -\frac{1}{r_S \cdot C_{in} + \frac{C_{out}}{g_{out}}} \cdot \frac{1}{1 + \frac{C_m}{C_{m_{inf}}}}$$

$$p_{nd} \cong -\frac{C_{out} + g_{out} \cdot r_S \cdot C_{in}}{r_S \cdot C_{in} \cdot C_{out}} \cdot \frac{1 + \frac{C_m}{C_{m_{inf}}}}{1 + \frac{C_m}{C_{m_{sup}}}}$$

$$C_{m_{inf}} = \frac{C_{out} + g_{out} \cdot r_S \cdot C_{in}}{g_{out} \cdot r_S \cdot M} \text{ et } C_{m_{sup}} = \frac{r_S \cdot C_{in} \cdot C_{out}}{r_S \cdot (C_{in} + C_{out})} = \frac{C_{in} \cdot C_{out}}{C_{in} + C_{out}}$$


Très souvent, on est amené à rajouter entre l'entrée et la sortie une capacité de compensation C_c . Dans ce cas, il y a séparation des pôles :



Le pôle non dominant va s'éloigner jusqu'à une certaine limite déterminé par la capacité de charge. Le pôle dominant se rapprochera de l'origine avec C_c , ainsi que le zéro positif!

III.3 Etage différentiel :


a) Entrée différentielle - Sortie différentielle :



V_B et I_B doivent être appariés. Ceci nécessite une circuiterie de polarisation spécifique (boucle de réaction sur le mode commun)

Etage utilisé dans les circuits devant minimiser la diaphonie...

b) Entrée différentielle - Sortie référencée à la masse :




Autopolarisation de l'étage grâce au miroir de courant M_3 - M_4 .

Si I_B augmente V_{GS3} diminue pour adapter la polarisation.

On impose $\frac{W_1}{L_1} = \frac{W_2}{L_2}$ et $\frac{W_3}{L_3} = \frac{W_4}{L_4}$

Au lieu d'utiliser les sources de tension v_{IN+} et v_{IN-} en entrée, on préfère opérer le changement de variables suivant :

$$\left. \begin{aligned} v_{in_d} = \varepsilon &= v_{IN+} - v_{IN-} = v_{in+} - v_{in-} \\ v_{IN_c} &= \frac{v_{IN-} + v_{IN+}}{2} = V_{IN_0} + \frac{v_{in-} + v_{in+}}{2} = V_{IN_0} + v_{in_c} \end{aligned} \right\} \Leftrightarrow \begin{cases} v_{IN+} = v_{IN_c} + \frac{\varepsilon}{2} \\ v_{IN-} = v_{IN_c} - \frac{\varepsilon}{2} \end{cases}$$




Remarque : Les sources de tensions v_{IN_c} et ε ne sont pas réelles. Elles sont issues d'un artifice mathématique pratique pour l'étude de l'étage différentiel.

Gain de mode commun :

On suppose $\varepsilon = 0$, i.e. les deux entrées de l'étage sont attaquées par une même tension $v_{INc} = V_{INO} + v_{inc}$

Le courant I_B étant constant et les paires de transistors M_1-M_2 et M_3-M_4 étant constituées de transistors identiques, les courants dans chacune des branches M_1-M_3 et M_2-M_4 sont identiques, égaux à $I_B/2$.

Dans ce cas, la tension de mode commun v_{inc} peut varier, I_B restera constant et le potentiel sur le drain de M_1 restera égal à V_{OUT0} .



Le gain de mode commun A_{vc} est nul.

Remarque : Ceci n'est parfaitement exact que si I_B est parfaitement constante. Or I_B sera réalisée par un transistor qui présentera une résistance de sortie non nulle. Ainsi, en toute rigueur, le gain de mode commun est très faible.

Gain différentiel :

Il est donné par $A_{vd} = -\frac{g_{m1}}{g_{ds1} + g_{ds3}}$ et sera donc élevé.

L'intérêt fondamental d'un étage différentiel est de rejeter le mode commun et d'amplifier le mode différentiel.

III.3.1 Etude larges signaux :

Point de polarisation en sortie :

La tension V_{GS3} est déterminée par le courant $I_B/2$. Les deux branches M_1-M_3 et M_2-M_4 étant identiques et parcourues par le même courant $I_B/2$, la tension sur le drain commun à M_2 et M_4 sera nécessairement égal à celle sur le drain commun à M_1 et M_3 . Ainsi, le point de polarisation en sortie est déterminé par :

$$\frac{I_B}{2} = \frac{1}{2} K P_p \frac{W_3}{L_3} (V_{OUT0} - V_{DD} - V_{Tp})^2 \Rightarrow V_{OUT0} = V_{DD} + V_{Tp} - \sqrt{\frac{I_B}{K P_p \frac{W_3}{L_3}}}$$

N.B. : Le point de polarisation en sortie ne dépend pas du mode commun en entrée!

Dynamique de sortie :

Elle est déterminée par le fait que M_2 et M_4 doivent rester en saturation (pour $OUT_- < v_{OUT} < OUT_+$) pour que le gain différentiel ne soit pas affecté.

$$V_{DS2} = v_{OUT} - V_{S2} \geq V_{DSsat2} = V_{IN0} - V_{S2} - V_{Tn} \Rightarrow v_{OUT} \geq V_{IN0} - V_{Tn}$$

$$V_{DS4} = v_{OUT} - V_{DD} \leq V_{DSsat4} = -\sqrt{\frac{I_B}{K P_p \cdot W_4 / L_4}} = V_{OUT0} - V_{DD} - V_{Tp}$$

$$OUT_- = V_{IN0} - V_{Tn} \text{ et } OUT_+ = V_{DD} - \sqrt{\frac{I_B}{K P_p \cdot W_3 / L_3}}$$


La dynamique de sortie (borne inférieure) dépend du mode commun!

Dynamique d'entrée en mode commun (CMR):

La dynamique d'entrée en mode commun correspond à la plage sur laquelle le mode commun v_{INc} peut varier de telle sorte que l'étage remplisse correctement sa fonction, i.e. de telle sorte que le gain de mode commun soit nul (rejet du mode commun) et que le gain différentiel soit élevé (amplification du mode diff.).

Borne inférieure (CMR₋):

On suppose l'étage attaqué par une même tension, v_{INc} , sur v_{IN+} et v_{IN-} . Lorsque v_{INc} diminue, le potentiel, V_A , sur la source commune à M_1 et M_2 suit fidèlement v_{INc} car les V_{GS} aux bornes de M_1 et M_2 restent identiques, déterminés par le courant constant $I_B/2$. Si la source de courant I_B était parfaite, V_A pourrait atteindre V_{SS} . Or la source est généralement réalisée par un transistor, M_5 , placé en saturation.



Borne supérieure (CMR₊):

Lorsque v_{INc} augmente, V_A augmente aussi en suivant fidèlement v_{INc} . Or, les potentiels sur les drains de M_1 et M_2 sont identiques, égal à V_{OUT0} . Ainsi, les V_{DS} de M_1 et M_2 diminueront, et leurs V_{GS} resteront constants. Pour une certaine valeur $v_{INc} = CMR_+$, M_1 et M_2 entreranno en linéaire, et le gain différentiel de l'étage chutera.

La borne supérieure de la dynamique d'entrée en mode commun est limitée par l'entrée en linéaire de M_1 et M_2 .

$$V_{DS1} = V_{OUT0} - V_A \geq V_{DS_{sat1}} = v_{INc} - V_A - V_{Tn}$$

$$\Rightarrow CMR_+ = V_{OUT0} + V_{Tn} = V_{DD} + V_{Tp} + V_{Tn} - \sqrt{\frac{I_B}{K_{Pp} \cdot \frac{W_3}{L_3}}}$$


III.3.2 Etude petits signaux :

Nous avons vu que le gain de mode commun, A_{vc} , est très faible. Il dépend principalement de la perfection de la source de courant I_B . Si la résistance de sortie du transistor M_5 est assez grande (i.e. L_5 grand et/ou I_B faible), on peut admettre que la source I_B est parfaite et que $A_{vc} = 0$. Nous le supposerons pour ce qui suit.

a) Etude à basses fréquences :

Nous allons maintenant montrer que le potentiel des sources communes à M_1 et M_2 , v_A , est une masse virtuelle pour le mode différentiel si les résistances de sortie de M_1 et M_2 sont infinies ($\lambda_1 = \lambda_2 = 0$).

Le schéma équivalent petits signaux de l'étage différentiel attaqué par une tension ε purement différentielle se réduit à :




$$g_{m1} \cdot v_{gs1} + g_{m1} \cdot v_{gs2} = 0 \Rightarrow v_{gs1} + v_{gs2} = 0$$

$$v_{gs1} - v_{gs2} + \varepsilon = 0 \Rightarrow v_{gs2} = -v_{gs1} = \frac{\varepsilon}{2}$$

$$v_A + v_{gs1} + \frac{\varepsilon}{2} = 0 \Rightarrow v_A = 0$$

Remarque : Si g_{ds1} est non nul, v_A sera de toute façon très faible car proportionnel à ε avec un petit coefficient de proportionnalité (de l'ordre de l'unité)! Le schéma petits signaux se réduit donc à :



Le gain différentiel statique se calcule par :

$$v_{out} = \frac{-1}{g_{ds1} + g_{ds3}} \left(g_{m3} v + g_{m1} \frac{\varepsilon}{2} \right) \quad \left. \begin{array}{l} v = g_{m1} \cdot \frac{\varepsilon}{2} \cdot \frac{1}{g_{ds1} + g_{ds3} + g_{m3}} \end{array} \right\} \Rightarrow v_{out} = - \frac{g_{m1} \frac{\varepsilon}{2} \frac{g_{m3}}{g_{ds1} + g_{ds3} + g_{m3}} + g_{m1} \frac{\varepsilon}{2}}{g_{ds1} + g_{ds3}}$$

$$A_{v_{d0}} = \frac{v_{out}}{\varepsilon} \cong - \frac{g_{m1}}{g_{ds1} + g_{ds3}}$$

N.B. : C'est le gain d'un étage amplificateur inverseur classique à charge active!


b) Etude à hautes fréquences :

On suppose les résistances des sources de tension sur v_{IN+} et v_{IN-} négligeables (généralement le cas). Ainsi, les pôles formés par les capacités C_{DG1} et C_{DG2} rabattues par effet Miller sur les deux entrées sont repoussés très loin et n'influenceront pas la réponse en fréquence. Ces capacités créeront aussi des zéros à g_{m1}/C_{DG} qui seront aussi négligeables vu les faibles valeurs de C_{DG} . Ainsi, on peut négliger ces capacités dans le schéma petits signaux.

D'autre part, le potentiel v_A peut toujours être considéré comme une masse virtuelle pour les mêmes raisons que celles évoquées lors de l'étude en basses fréquences.

N.B. : Les capacités C_{DG1} et C_{DG2} auront une petite influence (notamment C_{DG2}) sur les impédances, capacitives, vue sur les entrées.

Le schéma petits signaux hautes fréquences se réduit donc à :



$$C_a = C_{DS1} + C_{DS3} + 2 \cdot C_{GS3} \text{ et } C_b = C_{DS1} + C_{DS3} + C_L$$

Le calcul de la fonction de transfert donne :

$$A_{vd} = -\frac{g_{m1}}{g_{ds1} + g_{ds3}} \cdot \frac{1 + \frac{s}{2 \cdot g_{m3} / C_a}}{1 + A \cdot s + B \cdot s^2}$$

$$A = \frac{(g_{ds1} + g_{ds3}) \cdot (C_a + C_{DG4}) + g_{m3} \cdot (C_b + C_{DG4}) + g_{m3} \cdot C_{DG4}}{g_{m3} \cdot (g_{ds1} + g_{ds3})}$$

$$B = \frac{C_a \cdot (C_b + C_{DG4}) + C_{DG4} \cdot C_b}{g_{m3} \cdot (g_{ds1} + g_{ds3})}$$

Remarque : C_{DG4} ne donne pas lieu à un zéro positif car il n'agit pas entre l'entrée et la sortie!

Le calcul asymptotique simplifié des pôles donne :

Pour le pôle non dominant :

$$p_{nd} = -\frac{(g_{ds1} + g_{ds3}) \cdot (C_a + C_{DG4}) + g_{m3} \cdot (C_b + C_{DG4}) + g_{m3} \cdot C_{DG4}}{C_a \cdot (C_b + C_{DG4}) + C_{DG4} \cdot C_b}$$

$$p_{nd} \approx -\frac{g_{m3} \cdot (C_b + C_{DG4}) + g_{m3} \cdot C_{DG4}}{(C_a + C_{DG4}) \cdot (C_b + C_{DG4})} \approx -\frac{g_{m3}}{C_a + C_{DG4}}$$

Remarque : Rabattue sur le drain de M_1/M_3 , la capacité C_{DG4} n'est plus soumise à l'effet Miller car à la fréquence où ce pôle entre en action, le gain entre ce noeud et la sortie est déjà faible!

Pour le pôle dominant :

$$p_d = -\frac{g_{m3} \cdot (g_{ds1} + g_{ds3})}{(g_{ds1} + g_{ds3}) \cdot (C_a + C_{DG4}) + g_{m3} \cdot (C_b + C_{DG4}) + g_{m3} \cdot C_{DG4}}$$

$$p_d \approx -\frac{g_{m3} \cdot (g_{ds1} + g_{ds3})}{g_{m3} \cdot (C_b + C_{DG4}) + g_{m3} \cdot C_{DG4}} = -\frac{g_{ds1} + g_{ds3}}{C_b + 2 \cdot C_{DG4}}$$

Remarque : A la fréquence où ce pôle entre en action, le gain entre le drain de M_1/M_3 et la sortie est élevé. La capacité C_{DG4} est donc rabattue sur le noeud de sortie. Le coefficient 2 provient du fait que l'effet Miller n'a lieu que sur «la moitié du signal».

Remarque concernant le zéro :

Le zéro est donné par
$$p_z = -\frac{2 \cdot g_{m3}}{C_a} \cong 2 \cdot p_{nd}$$

Il vaut le double du pôle non dominant. Ceci est caractéristique d'un pôle agissant sur «la moitié» du signal d'entrée. Ce zéro est négatif et contribuera à rattraper le déphasage dû au pôle!

III.3.3 Récapitulatif :

Un étage différentiel rejette le mode commun (\Rightarrow dynamique d'entrée en mode commun) et n'amplifie que le mode différentiel.

La sortie peut alors s'écrire :

$$v_{OUT} = V_{OUT0} + 0 \times v_{inc} + A_{vd} \cdot \varepsilon$$


Le système peut alors être considéré comme un système du second ordre possédant un pôle dominant déterminé par le noeud de sortie, un pôle non dominant déterminé par le noeud de l'autre branche de l'étage, et un zéro négatif à «deux fois» le pôle non dominant. D'autre part, le gain statique est égal au gain de l'étage amplificateur classique à charge active.

$$A_{vd} = -\frac{g_{m1}}{g_{ds1} + g_{ds3}} \cdot \frac{1 + \frac{s}{2 \cdot p_{nd}}}{\left(1 + \frac{s}{p_d}\right) \cdot \left(1 + \frac{s}{p_{nd}}\right)}$$

IV Etages de polarisation :

IV.1 Miroir de courant :

La structure «miroir de courant» est donnée par :



$$\Rightarrow \frac{I_{OUT}}{I_{IN}} = \frac{W_{OUT} / L_{OUT}}{W_{IN} / L_{IN}}$$

IV.2 Sources de courant :

Source de courant simple :

On utilise la structure du miroir de courant. Le courant de la source est donc déterminé par I_{IN} et le rapport des W/L des transistors du miroir.

Résistance de sortie :

$$r_{out} = \frac{1}{g_{ds_{OUT}}} = \frac{1}{\lambda_{OUT} \cdot I_{OUT}} = \frac{V_{E_n} \cdot L_{OUT}}{I_{OUT}}$$


➔ Il faut donc augmenter L ou diminuer le courant pour que la source de courant soit de plus en plus parfaite (du point de vue basses fréquences)

Tension minimale de fonctionnement :

La source de courant fonctionnera correctement tant que le transistor M_{OUT} reste en saturation, i.e.


$$v_{OUT} \geq V_{DS_{sat_{OUT}}} = \sqrt{\frac{2 \cdot I_{OUT}}{K P_n \cdot W_{OUT} / L_{OUT}}}$$

Modèle petits signaux :




On considère $V_G = \text{cste}$ (sinon pôle non dominant à $-g_{mIN}/(2 \cdot C_{GS})$)

Etage de polarisation classique :



Source de courant cascodée :

On peut améliorer la résistance de sortie de la source de courant en cascodant les miroirs de courant. On suppose que tous les transistors ont le même W/L .



Résistance de sortie :

Le modèle petits signaux basses fréquences tenant compte de l'effet de bulk sur M_2 donne pour résistance de sortie :

$$r_{out} = r_{ds_2} \cdot (1 + g_{mb_2} \cdot r_{ds_1} + g_{m_2} \cdot r_{ds_1} + g_{ds_2} \cdot r_{ds_1}) \cong g_{m_2} \cdot r_{ds_1} \cdot r_{ds_2}$$


Tension minimale de fonctionnement :

D'après le schéma, on constate que pour fonctionner, la source doit avoir à ses bornes une tension minimale de

$$v_{OUT} \geq V_{T_n} + 2\Delta V = V_{T_n} + \sqrt{\frac{2 \cdot I_{OUT}}{K P_n \cdot W / L}}$$

Modèle petits signaux :

La résistance vue par la capacité $C_{DS1} + C_{GS2}$, sur le drain de M_1 est de $1/g_{m2}$. Par conséquent le pôle dû à ce noeud sera très éloigné (pôle non dominant). En revanche, la capacité C_{DS2} sera soumise au même effet «cascode» que la résistance r_{ds2} . Son impédance $1/s.C_{DS2}$ sera donc multipliée par $g_{m2}.r_{ds1}$ ce qui revient à dire que la capacité est divisée par $g_{m2}.r_{ds1}$. En négligeant le pôle secondaire, le schéma équivalent petits signaux peut se résumer à :




Remarque : Par rapport à la source de courant simple, la résistance de sortie a été fortement augmentée, sans que ne soit dégradée la fréquence de coupure principale.

IV.3 Sources de tensions :

Ces sources polarisent en général des grilles de transistors MOS. Elles peuvent donc avoir des résistances de sortie relativement élevée! On peut ainsi utiliser des ponts diviseur à deux ou plusieurs (généralement trois) transistors ou la structure précédente réalisant V_G si la source de tension doit être indépendante de V_{DD} .


Remarque : Ces sources dépendent de la température; On peut alors utiliser des références de tension band-gap ($V_{ref} = 1,26V$)

Pont diviseur à trois transistors :



suite

Source de référence band-gap :



On utilise les PNP verticaux parasites de la technologie CMOS à caisson N (substrat P).


$$\begin{aligned} I_1 &= I_{01} \cdot \left[\exp\left(\frac{q \cdot V_{BE1}}{N \cdot k \cdot T}\right) \right] \\ I_2 &= I_{02} \cdot \left[\exp\left(\frac{q \cdot V_{BE2}}{N \cdot k \cdot T}\right) \right] \end{aligned}$$

$$V_{REF} = V_{BE1} + \frac{R_2}{R_3} \cdot \frac{N \cdot k \cdot T}{q} \cdot \ln\left(\frac{R_2}{R_1} \cdot \frac{I_{02}}{I_{01}}\right)$$

V Amplificateur opérationnel :

V.1 Concept d'amplificateur opérationnel :

→ Concept "d'amplificateur universel idéal" introduit par Tellegen en 1954, appelé par la suite "nullor".



Ce concept n'a d'intérêt que si l'on place un réseau passif entre la sortie et l'entrée (contre-réaction). La tension de sortie v_o et le courant de sortie i_o sont alors déterminés par la valeur des éléments du réseau passif de telle sorte que $v_{in}=0$ et $i_{in}=0$.

Le bloc fonctionnel implémentant le nullor doit avoir :



- grand gain et être stable en boucle fermée
- un courant de polarisation d'entrée ou de sortie faible sur les ports d'entrée ou de sortie qui sont flottants

V.2 Classification :

Pas de classification admise par tous. Ici, nous classerons selon le nombre de ports flottants.



- Port d'entrée et port de sortie référencés à la masse = OIA
- Port d'entrée flottant et port de sortie référencé à la masse = OVA
- Port d'entrée référencé à la masse et port de sortie flottant = OCA
- Port d'entrée et port de sortie flottants = OFA

Operational Inverting Amplifier (OIA) :




L'amplificateur opérationnel inverseur (OIA) permet de construire facilement un convertisseur courant-tension grâce à une contre-réaction parallèle-parallèle.

Operational Voltage Amplifier (OVA) :





L'amplificateur opérationnel de tension (OVA) permet de construire facilement un amplificateur de tension non-inverseur grâce à une contre-réaction série-parallèle.

L'OVA représente ce que l'on appelle communément l'amplificateur opérationnel ou « opamp » ou « ampop ». C'est l'élément actif le plus utilisé en électronique analogique linéaire. Nous l'appellerons « amplificateur opérationnel » par la suite. Il en est ainsi par habitude car on considère naturellement que la tension porte le signal utile.



Le suiveur de tension est un cas particulier où le gain en tension de 1 ($v_s = v_e$) est indépendant de tout élément passif.


Operational Current Amplifier (OCA) :



$$\frac{i_s}{i_e} = -\left(1 + \frac{Y_2}{Y_1}\right)$$



L'amplificateur opérationnel de courant (OCA) permet de construire facilement un amplificateur de courant grâce à une contre-réaction parallèle-série.

Il est généralement plus compliqué de réaliser un port de sortie flottant qu'un port d'entrée flottant.



Le suiveur de courant est un cas particulier où le gain en courant de 1 ($i_s = i_e$) est indépendant de tout élément passif.


Operational Floating Amplifier (OFA) :



$$\frac{i_s}{v_e} = Y_1$$

L'amplificateur opérationnel à entrée et sortie flottantes (OFA) permet de construire facilement un convertisseur tension-courant grâce à une contre-réaction série-série.

C'est l'amplificateur universel le plus général (flexible) qui soit. Il est aussi le plus souvent appelé « convoyeur de courant de seconde génération ».



Le suiveur de courant et de tension est un cas particulier où le gain en courant de 1 ($i_s = i_e$) et le gain en tension de 1 ($v_s = v_e$) sont indépendants de tout élément passif.

Récapitulatif :

L'amplificateur universel idéal est le nullor. Selon que ses ports d'entrée et/ou de sortie sont flottants ou non, i.e. référencés ou non à la masse, sa réalisation pratique à partir de transistors est plus ou moins difficile.

Selon le type de convertisseur à réaliser, courant-tension, tension-tension, courant-courant, ou tension-courant, il est plus avantageux d'implémenter ce dernier à partir d'un OIA, OVA, OCA ou OFA.

Néanmoins, il est possible d'implémenter n'importe quel type de convertisseur avec n'importe quel type de nullor (OIA, OVA, OCA ou OFA), mais si l'on ne choisit pas le nullor le mieux adapté, il sera nécessaire en général d'utiliser plusieurs nullors et plus d'éléments passifs.



L'amplificateur le plus connu et le plus communément utilisé est l'amplificateur opérationnel de tension (OVA), ou ampop. La suite du cours a pour but d'étudier la conception d'un tel amplificateur.

suite

V.3 Modélisation comportementale d'un Ampop :

Un ampop réel n'est qu'une approximation de l'OVA idéal. La conception de l'ampop cherche à atteindre des caractéristiques données (cahier des charges de l'ampop) nécessaire au bon fonctionnement de l'application. Cette section a pour but de définir les caractéristiques d'un ampop réel.

V.3.1 Amplificateur opérationnel idéal

V.3.2 Caractéristiques de l'amplificateur opérationnel réel

1) Caractéristiques larges signaux

- 1.a) Dynamique d'entrée en mode commun
- 1.b) Dynamique de sortie
- 1.c) Caractéristique de transfert - Offset
- 1.d) Vitesse de balayage

2) Caractéristiques petits signaux

- 2.a) Bande passante - Produit gain-bande passante
- 2.b) Marge de phase
- 2.c) Impédances d'entrée - Impédances de sortie


3) Autres caractéristiques

- 3.a) Taux de réjection du mode commun
- 3.b) Taux de réjection des alimentations
- 3.c) Bruit

4) Conclusion

V.3.3 Amplificateur opérationnel à deux étages - Amplificateur de transconductance (OTA)

V.3.1 Amplificateur opérationnel idéal



L'amplificateur opérationnel idéal est un système linéaire à deux entrées et une sortie amplifiant infiniment la différence des signaux d'entrée et rejetant parfaitement leur somme (mode commun).

$$A_{v_d} = \infty \Rightarrow v_{ind} = \varepsilon = 0$$

D'autre part, ses impédances d'entrée (de mode commun Z_{inc} et de mode différentiel Z_{ind}) sont infinies; son impédance de sortie est nulle.

Remarques :

1) Comme tout système linéaire réel, l'amplificateur opérationnel travaille autour d'un point de polarisation. En général, il est alimenté de manière symétrique ($+V_{DD}$, $-V_{DD}$) de telle sorte que son point de polarisation en sortie, V_{OUT0} , soit nul.

De même pour les entrées positive et négative, «elles varient autour de 0V».

2) Comme tout système réel, l'amplificateur est limité par des phénomènes larges signaux (l'amplificateur ne répond plus de manière linéaire) et par sa bande passante (réponse de l'amplificateur en petits signaux).

V.3.2 Amplificateur opérationnel réel

1) Caractéristiques larges signaux

1.a) Dynamique d'entrée en mode commun


La *dynamique d'entrée en mode commun* est définie comme la gamme de tension v_{INc} sur laquelle peut varier la tension de mode commun sans que les caractéristiques de l'amplificateur opérationnel ne soient notablement dégradées. En particulier, le gain différentiel doit rester très élevé (infini) et le gain de mode commun rester très faible (nul).

N.B.: En particulier, le mode commun est rejeté sur toute la dynamique d'entrée en mode commun.

1.b) Dynamique de sortie

A l'instar de la dynamique d'entrée en mode commun, la *dynamique de sortie* est définie comme la gamme de tension sur laquelle la sortie peut varier sans que les caractéristiques de l'amplificateur opérationnel ne soient notablement dégradées. En particulier, le gain différentiel doit rester élevé.


1.c) Caractéristique de transfert - Offset



1.d) Vitesse de balayage (slew-rate)

Lorsque l'amplificateur opérationnel est attaqué par de larges signaux, la différence de ces signaux ε peut devenir très élevée. L'amplificateur ne fonctionne alors plus dans sa zone linéaire. La *vitesse maximale à laquelle sa sortie v_{OUT} peut varier* est alors limitée par une vitesse maximale appelée *vitesse de balayage*.

Mise en évidence de la vitesse de balayage :



En général, la vitesse de balayage (slew rate) est limitée par le temps nécessaire aux courants de polarisation des divers étages de l'amplificateur opérationnel pour charger et décharger les capacités du circuit. Le slew-rate est donc constant (charge ou décharge d'une capacité à courant constant) et s'exprime en $V/\mu s$.


Remarques :

- 1) Le slew-rate à la descente (SR_-) n'est en général pas égal au slew-rate à la montée (SR_+).
- 2) Si la bande passante de l'amplificateur opérationnel était infinie, le slew-rate serait nul, car $v_{IN-} = v_{OUT}$ resterait égal à v_{IN+} ($\varepsilon = 0$)!

Bande passante à pleine puissance :

Supposons que l'ampop monté en suiveur soit attaqué par une tension sinusoïdale :

$$v_{IN}(t) = A \cdot \sin(\omega \cdot t) = A \cdot \sin(2 \cdot \pi \cdot f \cdot t)$$



La pente maximale du signal d'entrée est donnée par :

$$p_{\max} = \left. \frac{dv_{IN}(t)}{dt} \right|_{t=0} = A \cdot \omega = 2 \cdot \pi \cdot A \cdot f$$

Or, pour que l'ampop réponde linéairement (la sortie suit l'entrée), cette pente maximale doit être inférieure au slew-rate (on suppose $SR = SR_+$, sinon, on est limité par le plus petit des slew-rate!). Ceci définit une fréquence maximale au dessus de laquelle l'ampop distordra le signal en sortie (cf. courbe)

$$A \cdot \omega = 2 \cdot \pi \cdot A \cdot f \leq SR \Rightarrow f_c = \frac{SR}{2 \cdot \pi \cdot A}$$

Si A_{OUT} représente la dynamique de sortie, on appelle **bande passante à pleine puissance la fréquence de coupure f_M** définit par :

$$f_M = \frac{SR}{2 \cdot \pi \cdot A_{OUT}}$$


Remarque : Il est important de donner l'amplitude avec laquelle la bande passante à pleine puissance a été mesurée.

2) Caractéristiques petits signaux

2.a) Bande passante - Produit gain-bande passante

Montage de base d'un amplificateur opérationnel :

➡ C'est le montage amplificateur non inverseur




$A_v(s)$: Fonction de transfert du système, i.e. rapport de la transformée de Laplace du signal de sortie sur la transformée du signal d'entrée $\varepsilon(t)$ pour des conditions initiales nulles.

L'impédance d'entrée (sur la borne -) étant supposée infinie, la tension $V_{in-}(s)$ vaut :

$$V_{in-}(s) = \frac{R_1}{R_1 + R_2} \cdot V_{out}(s) \text{ et } V_{out}(s) = A_v \cdot \left[V_{in}(s) - \frac{R_1}{R_1 + R_2} \cdot V_{out}(s) \right]$$

On peut traduire cette relation par le bloc diagramme suivant :



On définit (cf. cours d'automatique de base) :

$$\frac{R_1}{R_1 + R_2} \cdot A_v(s) = A_{v_{BO}}(s) : \text{Gain de boucle}$$

Il représente le gain du système en boucle ouverte $\frac{V_{out_{BO}}(s)}{V_{in}(s)}$

Le gain du système en boucle fermée, s'exprime quant à lui par :

$$V_{out}(s) = A_v \cdot \left[V_{in}(s) - \frac{R_1}{R_1 + R_2} \cdot V_{out}(s) \right] \Leftrightarrow A_{v_{BF}}(s) = \frac{A_v(s)}{1 + A_{v_{BO}}(s)}$$

Fonction de transfert d'un amplificateur opérationnel :

Pour des raisons de stabilité, on s'arrange le plus souvent pour rendre la fonction de transfert $A_v(s)$ du premier ordre. En réalité, elle est du second ordre, voire plus, mais on place le pôle secondaire et les suivants si loin qu'on peut les négliger en première approximation. On a alors :

$$A_v(s) = A_{v0} \cdot \frac{1}{1 - \frac{s}{p_d}}$$

A_{v0} : Gain statique

p_d : Pole (dominant)

Remarque : Le pôle est négatif pour que le système soit stable.

Produit gain-bande passante :

La bande passante (à 3dB) est définie par la fréquence f_b telle que :

$$p_d = -2 \cdot \pi \cdot f_b$$

Le produit gain-bande passante est alors donné par :

$$GBW = A_{v0} \cdot f_b$$


Remarque : Le GBW est parfois exprimé en pulsation (rad/s)

$$GBW = A_{v0} \cdot |p_d|$$

Intéret du produit gain-bande passante :

La fonction de transfert du système bouclé s'exprime alors par :

$$A_{v_{BF}}(s) = \frac{V_{out}(s)}{V_{in}(s)} = \frac{A_{v0} \cdot \frac{1}{1 - \frac{s}{p_d}}}{1 + \frac{A_{v0} \cdot K}{1 - \frac{s}{p_d}}} = \frac{A_{v0}}{1 + K \cdot A_{v0}} \cdot \frac{1}{1 - \frac{s}{(1 + K \cdot A_{v0}) \cdot p_d}}$$



Position du pôle du système bouclé pour $0 < K < 1$ dans le plan des s




Diagramme de Bode en amplitude ($A_{v0} = 1000 = 60\text{dB}$)

Le produit gain-bande passante du système en boucle fermée vaut :

$$GBW_{BF} = \frac{A_{v0}}{1 + K \cdot A_{v0}} \cdot (1 + K \cdot A_{v0}) \cdot p_d = A_{v0} \cdot p_d = GBW$$

Ainsi, le GBW du système bouclé est égale au GBW de l'amplificateur opérationnel et ne dépend pas du taux de contre-réaction. Cette propriété n'est valable que pour un système du premier ordre, ou approximativement du premier ordre.

D'autre part, le GBW représente la bande passante de l'amplificateur opérationnel monté en suiveur!

2.b) Marge de phase

Réponse indicielle du système bouclé:

En toute rigueur, l'amplificateur opérationnel réel est mieux modélisé par un système du second ordre avec un pôle dominant p_d et un pôle non dominant p_{nd} :

$$A_v(s) = A_{v0} \cdot \frac{1}{\left(1 - \frac{s}{p_d}\right) \cdot \left(1 - \frac{s}{p_{nd}}\right)} = A_{v0} \cdot \frac{1}{\left(1 + \frac{s}{\omega_d}\right) \cdot \left(1 + \frac{s}{\omega_{nd}}\right)}$$

Lorsque l'on boucle le système comme précédemment (en amplificateur non inverseur), le nouveau système obtenu est du second ordre et sa fonction de transfert peut se mettre sous la forme :

$$A_{v_{BF}}(s) = \frac{A_v(s)}{1 + A_{v_{BO}}(s)} = \frac{A_{v0} / (1 + K \cdot A_{v0}) \cdot \omega_0^2}{s^2 + (2\zeta\omega_0) \cdot s + \omega_0^2} = \frac{A_{v_{BF0}} \cdot \omega_0^2}{(s + \zeta\omega_0)^2 + (1 - \zeta^2)\omega_0^2}$$


$$A_{v_{BF}}(s) = A_{v_{BF0}} \cdot \frac{1}{\left(1 - \frac{s}{p_1}\right) \cdot \left(1 - \frac{s}{p_2}\right)} \text{ avec } p_{1/2} = -\zeta \cdot \omega_0 \pm \sqrt{(\zeta^2 - 1)} \cdot \omega_0^2$$

$\omega_0 = \sqrt{(1 + K \cdot A_{v0}) \cdot \omega_d \cdot \omega_{nd}}$: Fréquence de résonance

$\zeta = \frac{1}{2} \cdot \frac{\omega_d + \omega_{nd}}{\sqrt{(1 + K \cdot A_{v0}) \cdot \omega_d \cdot \omega_{nd}}}$: Facteur d'amortissement

N.B. : $\zeta \downarrow$ lorsque $K \uparrow$

La position des pôles du système bouclé pour K allant de 0 à ∞ varie selon le diagramme suivant dans le plan des s :



En terme de diagramme de Bode, la réponse fréquentielle en amplitude présentera un pic «de résonance» à la pulsation ω_p pour $\zeta < 0,707$.

En terme de réponse indicielle, l'évolution temporelle du signal présentera un dépassement pour $\zeta < 1$. D'autre part, le temps d'établissement du signal sera minimal pour $\zeta = 0,707$.

Cette dernière propriété est importante car dans tout système actif, on cherche à minimiser les temps d'établissement des signaux. On cherchera donc toujours à ce que le système bouclé soit tel que $\zeta \approx 0,707$ (avec un ω_0 aussi grand que possible).

Remarques :

1) Expression de la réponse indicielle d'un système du second ordre :

$$v_{OUT}(t) = \left[1 + \frac{1}{\sqrt{1-\zeta^2}} e^{-\zeta\omega_0 t} \sin \left(\omega_0 \sqrt{1-\zeta^2} \cdot t + \arctan \left(\frac{\sqrt{1-\zeta^2}}{\zeta} \right) \right) \right] u(t)$$

indice en entrée \rightarrow

2) Temps de premier pic :


$$t_p = \frac{\pi}{\omega_0 \cdot \sqrt{1-\zeta^2}}$$

Marge de phase :


Plutôt que de travailler avec le coefficient d'amortissement, le concepteur de CI préfère travailler avec la marge de phase (du système en boucle ouverte!).

Définition : La marge de phase d'un système correspond au déphasage supplémentaire négatif qu'il faut ajouter au signal de sortie pour qu'il présente un déphasage de -180° à la fréquence unitaire (fréquence pour laquelle le gain vaut 1 ou 0dB).

N.B. : On parle de la marge de phase d'un système en BOUCLE OUVERTE.



Signal déphasé de $(180^\circ - PM)$



Si la marge de phase est proche de 0° , le système bouclé auto-oscillera!

Lien entre la marge de phase (du système en BO) et le facteur d'amortissement (du système en BF):

Pour $\zeta \leq 1$ on peut montrer que PM est donnée par :

$$PM = \arccos\left(\sqrt{1 + 4 \cdot \zeta^4} - 2 \cdot \zeta^2\right)$$

$$\zeta = 0,707 \Leftrightarrow PM = 67^\circ$$


Ainsi, nous devons concevoir le système (en boucle ouverte) de telle sorte que sa marge de phase soit de 67° .

Application à l'amplificateur opérationnel :

A priori, on ne connaît pas le taux de contre réaction K qui sera appliqué à l'amplificateur opérationnel. Or K peut varier de 0 (R_2 infinie - boucle ouverte) à 1 (montage en suiveur).

D'après les divers diagrammes de Bode correspondant à divers K , on constate que le pire cas pour la marge de phase est obtenu pour $K = 1$. Le diagramme de Bode correspondant est alors celui de l'amplificateur seul.


Ainsi, on choisira de concevoir l'amplificateur opérationnel de telle sorte que SA marge de phase soit de 67° .



Remarque : Lorsque l'amplificateur est intégré dans un système, on connaît d'avance la façon dont il va être bouclé. Ainsi, on peut concevoir l'amplificateur de telle sorte qu'après bouclage le facteur d'amortissement soit de 0,707. Le système établira alors sa sortie le plus rapidement possible.

2.c) Impédances d'entrée - Impédances de sortie

L'amplificateur comportant deux noeuds à l'entrée et un noeud à la sortie, les impédances peuvent être définies comme suit :



L'impédance d'entrée en mode commun vaut alors : $Z_{inc} = \frac{Z_{in+} \cdot Z_{in-}}{Z_{in+} + Z_{in-}}$

Z_{ind} : Impédance d'entrée en mode différentiel

Remarque : Si $Z_{in+} \neq Z_{in-}$, le courant retournant à la source $-v_{in-}/2$ ne sera pas égal au courant fourni par la source $v_{in+}/2$ en mode purement différentiel!

Z_{out} : Impédance de sortie

3) Autres caractéristiques

3.a) Taux de réjection du mode commun - CMRR


Définition :

Il est défini par le rapport du gain en mode différentiel sur le gain en mode commun.

$$CMRR = \frac{A_{vd}}{A_{vc}}$$

N.B. : Il dépend de la fréquence!

Tout se passe comme si :



Remarque : Dans un montage inverseur, le mode commun est nul et n'influe donc pas sur le gain du système

3.b) Taux de réjection de l'alimentation - PSRR


Jusqu'à maintenant, les alimentations ont été considérées comme parfaites. Or la tension à leurs bornes peut varier, notamment par les couplages parasites à l'intérieur même du CI. Ce point peut être crucial dans les circuits mixtes car les horloges des parties digitales génèrent souvent des fluctuations sur les pistes d'alimentation des parties analogiques....

A l'instar du CMRR, on définit le PSRR comme le rapport du gain entre la sortie et l'alimentation sur le gain différentiel. Si l'amplificateur est alimenté par deux tensions symétriques, V_{DD} et V_{SS} , on définit deux PSRR :

$$PSRR_{vdd} = \frac{v_{out}/v_{dd}}{A_{vd}} \text{ et } PSRR_{vss} = \frac{v_{out}/v_{ss}}{A_{vd}}$$

N.B. : Le PSRR dépend de la fréquence

3.c) Bruit




4) Conclusion

Les caractéristiques principales d'un amplificateur opérationnel sont les caractéristiques larges et petits signaux listées aux paragraphes II.1 et II.2.


Beaucoup d'autres caractéristiques peuvent avoir une importance de premier plan dans certaines applications. Nous avons cité le CMRR, le PSRR et le bruit. Nous aurions pu aussi citer la consommation, la charge maximale admissible...

V.3.3 Amplificateur opérationnel à deux étages. Amplificateur de transconductance (OTA à compensation Miller)



V.4 Plan de conception d'un OTA Miller

V.4.1 Schéma électrique



L'étage différentiel d'entrée permet de rejeter le mode commun et de commencer à amplifier le mode différentiel. L'étage de gain permet d'achever l'amplification du mode différentiel. Ici, il sert aussi d'étage de sortie. L'étage de polarisation permet de polariser par l'injection d'un seul courant externe les deux étages de l'OTA. Enfin, la capacité C_c permet de compenser l'OTA pour que sa marge de phase soit de 67° .

V.4.2 Jeu de caractéristiques d'un OTA Miller

La conception d'un amplificateur opérationnel (OTA Miller) demande d'établir au préalable le jeu d'équations liant les caractéristiques de l'amplificateur aux dimensions et courants de polarisation du circuit.

L'expérience montre qu'un jeu de caractéristiques suffisant peut être le suivant :

- Dynamique d'entrée en mode commun : $[CMR_-, CMR_+]$
- Dynamique de sortie : $[OUT_-, OUT_+]$
- Offset : V_{off}
- Gain statique (différentiel) : A_{v0}
- Produit gain-bande passante : GBW
- Marge de phase : PM
- Slew rate : SR
- Charge : C_L

Remarque : Ce jeu n'est pas exhaustif, puisque pour certaines applications, on peut être amené à considérer le CMRR, le PSRR, la consommation, le bruit, la surface de silicium,..... Inversement, certaines de ces caractéristiques ne sont pas indispensables au dimensionnement des transistors. Certaines peuvent être par exemple remplacées par des caractéristiques comme le CMRR...

Il nous faut donc maintenant établir une ou plusieurs équations pour chacune de ces caractéristiques.

V.4.2.1 Dynamique d'entrée en mode commun

Elle est déterminée par la dynamique d'entrée en mode commun de l'étage différentiel. On a :

$$CMR_- = V_{SS} + V_{Tn} + \sqrt{\frac{I_5}{K_{Pn} \cdot W_1 / L_1}} + \sqrt{\frac{2 \cdot I_5}{K_{Pn} \cdot W_5 / L_5}}$$

$$CMR_+ = V_{DD} + V_{Tp} + V_{Tn} - \sqrt{\frac{I_5}{K_{Pp} \cdot W_3 / L_3}}$$

V.4.2.2 Dynamique de sortie

Elle est déterminée par la dynamique de sortie de l'étage de gain (qui sert aussi d'étage de sortie). On a :

$$OUT_- = \sqrt{\frac{2 \cdot I_n}{K_{Pn} \cdot W_n / L_n}} + V_{SS}$$

$$OUT_+ = V_{DD} - \sqrt{\frac{2 \cdot I_n}{K_{Pp} \cdot W_p / L_p}}$$

V.4.2.3 Offset

L'offset de l'OTA se divise en un *offset systématique* et un *offset aléatoire*.

L'offset systématique provient d'un décalage entre le point de polarisation en sortie de l'étage différentiel et le point de basculement (de polarisation en entrée) de l'étage de gain. *Cet offset peut donc être annulé en équilibrant correctement les deux étages.*

L'offset aléatoire provient, quant lui, des *dispersions dans les paramètres électriques des composants intégrés* (deux transistors de mêmes dimensions n'auront pas les mêmes caractéristiques). En considérant chaque source de dispersion, on peut établir une expression de cet offset aléatoire. Néanmoins, *cet offset ne peut pas être annulé*. Tout au plus, on peut le *minimiser* en dessinant correctement les masques du circuit et en jouant sur les dimensions des transistors. Typiquement, un OTA en technologie CMOS présente un *offset de 10mV*. Pour descendre en dessous, il est nécessaire d'utiliser des techniques de compensation actives (ou de trier les circuits produits!).

Offset systématique :

Le point de fonctionnement en sortie de l'étage différentiel est donné par (cf. III.3.1 - Blocs de base) :

$$V_{OUT0} = V_{DD} + V_{Tp} - \sqrt{\frac{I_5}{K_{Pp} \cdot W_3 / L_3}}$$

D'autre part, le point de fonctionnement en entrée de l'étage de gain est déterminé par le courant de polarisation I_n et W_p/L_p . Il vaut :

$$V_{IN0} = V_{DD} + V_{Tp} - \sqrt{\frac{2 \cdot I_n}{K_{Pp} \cdot W_p / L_p}}$$

Ainsi, l'offset systématique sera nul si :

$$V_{IN0} = V_{OUT0} \Rightarrow \sqrt{\frac{I_5}{K_{Pp} W_3 / L_3}} = \sqrt{\frac{2 \cdot I_n}{K_{Pp} W_p / L_p}} \Rightarrow I_n = \frac{W_p / L_p}{W_3 / L_3} \cdot \frac{I_5}{2}$$

Offset aléatoire :

Les dispersions des caractéristiques affectent aussi bien l'étage différentiel que l'étage de gain. Néanmoins, si des dispersions ont lieu sur l'étage de gain, entraînant un décalage de son point de basculement (i.e. de son point de fonctionnement en entrée), l'effet en terme de tension d'offset ramenée à l'entrée sera divisé par le gain de l'étage différentiel. Par exemple, le point de basculement de l'étage de gain peut être décalé de 5mV par rapport au point de polarisation en sortie de l'étage différentiel (supposé parfait); l'offset en entrée ne sera que de $5/100=50\mu\text{V}$ si le gain de l'étage différentiel est de 100!

En conclusion, seules les dispersions sur les caractéristiques des transistors de l'étage différentiel contribuent à l'offset aléatoire.

Les principales dispersions à considérer sont :

ΔV_{TH} : Dispersion sur les tensions de seuil


$\Delta\left(\frac{W}{L}\right)$: Dispersion sur les dimensions

$\Delta\lambda$: Dispersion sur la conductance de sortie

ΔKP : Dispersion sur le paramètre de transconductance

Ces dispersions affectent aussi bien les transistors d'entrée M_1 et M_2 que les transistors de charge active M_3 et M_4 .

Convention :



Offset dû à des dispersions dans la paire différentielle d'entrée M_1/M_2 :

a) Offset dû à un ΔV_{TH} :

On suppose $\Delta V_{T_n} = V_{T_{n2}} - V_{T_{n1}} \Rightarrow V_{T_{n2}} = V_{T_n}$ et $V_{T_{n1}} = V_{T_n} - \Delta V_{T_n}$

$$\underbrace{\frac{1}{2} \cdot KP_n \cdot \frac{W_1}{L_1} \cdot (V_{GS0} + \varepsilon - V_{T_n} + \Delta V_{T_n})^2}_{I_1} = \underbrace{\frac{1}{2} \cdot KP_n \cdot \frac{W_1}{L_1} \cdot (V_{GS0} - V_{T_n})^2}_{I_2}$$

Si $\varepsilon = v_{off}$

$$v_{off} = -\Delta V_{T_n}$$

N.B. : C'est en général la principale source d'offset

b) Offset dû à un $\Delta \lambda$:

On suppose $\lambda_1 = \lambda_2 - \Delta \lambda = \lambda - \Delta \lambda$

Si $\varepsilon = v_{off}$, $V_{DS1} = V_{DS2} = V_{DS0}$. On a alors

$$\left. \begin{aligned} I_1 &= \frac{1}{2} \cdot KP_n \cdot \frac{W_1}{L_1} \cdot (V_{GS0} + \varepsilon - V_{T_n})^2 \cdot [1 + (\lambda - \Delta \lambda) \cdot V_{DS0}] \\ I_2 &= \frac{1}{2} \cdot KP_n \cdot \frac{W_1}{L_1} \cdot (V_{GS0} - V_{T_n})^2 (1 + \lambda \cdot V_{DS0}) \end{aligned} \right\} \text{avec } I_1 = I_2$$

$$\Rightarrow (V_{GS0} + v_{off} - V_{T_n})^2 (1 + \lambda V_{DS0} - \Delta \lambda V_{DS0}) = (V_{GS0} - V_{T_n})^2 (1 + \lambda V_{DS0})$$

$$\left[2v_{off} (V_{GS0} - V_{T_n}) + v_{off}^2 \right] (1 + \lambda V_{DS0} - \Delta \lambda V_{DS0}) - \Delta \lambda V_{DS0} (V_{GS0} - V_{T_n})^2 = 0$$

$\Delta \lambda / \lambda \ll 1$ et v_{off}^2 est négligeable car du second ordre. Ainsi,

$$\Delta \lambda \cdot V_{DS0} \cdot (V_{GS0} - V_{T_n})^2 = 2 \cdot v_{off} \cdot (V_{GS0} - V_{T_n}) \cdot (1 + \lambda \cdot V_{DS0})$$

$$v_{off} = \frac{\Delta \lambda V_{DS0} (V_{GS0} - V_{T_n})}{2 \cdot (1 + \lambda \cdot V_{DS0})} = \frac{\Delta \lambda \cdot V_{DS0} \cdot I_{DS_{sat0}}}{2(1 + \lambda V_{DS0}) \frac{I_{DS_{sat0}}}{V_{GS0} - V_{T_n}}} = \frac{\Delta \lambda V_{DS0} I_{DS_{sat0}}}{g_{m1}}$$

Interprétation: $\lambda_1 = \lambda - \Delta \lambda \Rightarrow I_1 = \frac{I_B}{2} - \underbrace{\Delta \lambda \cdot V_{DS0} \cdot \frac{I_B}{2}}_{i_{ds}}$

➡ Petit courant i_{ds} se rajoutant au courant $I_B/2$. i_{ds} est ramené à l'entrée en divisant par la transconductance g_{m1} .

N.B. : L'inversion de signe provient de la conversion 2→1 de M_3/M_4 .

Conclusion:

Il faut augmenter g_{m1} (en augmentant W_1/L_1), ou diminuer I_1 et V_{DS0} pour minimiser cet offset.

c) Offset dû à un ΔKP_n :


$$KP_1 = KP_n - \Delta KP_n \Rightarrow i_{ds} = -\frac{\Delta KP_n}{KP_n} \cdot \frac{I_B}{2} \Rightarrow v_{off} = \frac{\frac{\Delta KP_n}{KP_n} \cdot \frac{I_B}{2}}{\sqrt{2 \cdot KP_n \cdot \frac{W_1}{L_1} \cdot \frac{I_B}{2}}}$$

➡ Il faut W_1/L_1 grand (i.e. $V_{GS} - V_{TH}$ petit) pour minimiser cet offset.

d) Offset dû à un $\Delta(W/L)$:

$$\frac{W_1}{L_1} = \frac{W}{L} - \Delta\left(\frac{W}{L}\right) = \frac{W}{L} - \frac{\Delta W}{L} + \frac{W \cdot \Delta L}{L^2} = \frac{W}{L} \cdot \left(1 - \frac{\Delta W}{W} + \frac{\Delta L}{L}\right) \Rightarrow i_{ds} = -\frac{\Delta(W/L)}{W/L} \cdot \frac{I_B}{2}$$

$$v_{off} = \frac{\left(\frac{\Delta W}{W} - \frac{\Delta L}{L}\right) \cdot \frac{I_B}{2}}{\sqrt{2 \cdot K P_n \cdot \frac{W}{L} \cdot \frac{I_B}{2}}} = \frac{\left(\frac{\Delta W}{W} - \frac{\Delta L}{L}\right) \cdot \frac{I_B}{2}}{\frac{2 \cdot I_B / 2}{V_{GS0} - V_{Tn}}} = \frac{\left(\frac{\Delta W}{W} - \frac{\Delta L}{L}\right) \cdot (V_{GS0} - V_{Tn})}{2}$$



Pour minimiser cet offset, il faut augmenter L et W et diminuer $(V_{GS0} - V_{Tn})$, i.e. augmenter W/L ou diminuer I_B .

e) Conclusion - Contribution de la paire différentielle M_1/M_2 à l'offset :

$$v_{off} = -\Delta V_{Tn} + \frac{\frac{I_B / 2}{g_{m1}}}{2} \cdot \left[\Delta \lambda_n \cdot V_{DS0} + \frac{\Delta K P_n}{K P_n} + \left(\frac{\Delta W_1}{W_1} - \frac{\Delta L_1}{L_1} \right) \right]$$

Offset dû à des dispersions dans la charge active M_3/M_4 :

Par un raisonnement identique, on obtient :

$$v_{off} = \frac{g_{m3}}{g_{m1}} \cdot \Delta V_{Tp} - \frac{I_B / 2}{g_{m1}} \cdot \left[\frac{\Delta K P_p}{K P_p} + \left(\frac{\Delta W_3}{W_3} - \frac{\Delta L_3}{L_3} \right) - \Delta \lambda_p \cdot V_{GS p0} \right]$$

Le premier terme demande de minimiser le rapport g_{m3}/g_{m1} . Attention, si $g_{m3} > g_{m1}$ la dispersion sur les tensions de seuil des transistors PMOS peut devenir le terme prépondérant de l'offset. Le deuxième terme, tout comme le premier, demande d'augmenter g_{m1} (par une augmentation de W_1/L_1), de diminuer I_B , i.e., de diminuer $V_{GS0} - V_{Tn}$.

Expression générale de l'offset aléatoire :

$$v_{off} = -\Delta V_{Tn} + \frac{g_{m3}}{g_{m1}} \Delta V_{Tp} + \frac{I_B / 2}{g_{m1}} \left[\frac{\Delta K P_n}{K P_n} - \frac{\Delta K P_p}{K P_p} + \left(\frac{\Delta W_1}{W_1} - \frac{\Delta L_1}{L_1} \right) - \left(\frac{\Delta W_3}{W_3} - \frac{\Delta L_3}{L_3} \right) + \Delta \lambda_n \cdot V_{DS n0} + \Delta \lambda_p \cdot V_{GS p0} \right]$$

Conclusion :

En général, on choisit g_{m1} grand, et l'on essaye de minimiser I_B pour minimiser la consommation. Ainsi, le terme ΔV_{Tn} est le terme prépondérant.



Dans la plupart des cas, c'est la dispersion sur la tension de seuil des TMOS de la paire différentielle d'entrée qui détermine l'offset aléatoire.



Utilisation de structure «common centroid» pour minimiser cette dispersion.



On atteint facilement des offsets inférieurs ou égal à 10mV

V.4.2.4 Gain statique

Il est donné par le produit du gain statique de l'étage différentiel, A_{v1} , avec celui de l'étage de sortie, A_{v2} . On a :

$$A_{v1} = -\frac{g_{m1}}{g_{ds1} + g_{ds3}} \quad \text{et} \quad A_{v2} = -\frac{g_{mp}}{g_{dsn} + g_{dsp}}$$

Ainsi


$$A_{v0} = \frac{g_{m1}}{g_{ds1} + g_{ds3}} \cdot \frac{g_{mp}}{g_{dsn} + g_{dsp}} = \frac{\sqrt{KP_n \cdot \frac{W_1}{L_1} \cdot I_5}}{\frac{I_5}{2} \left(\frac{1}{V_{E_n} L_1} + \frac{1}{V_{E_p} L_3} \right)} \cdot \frac{\sqrt{2 \cdot KP_p \cdot \frac{W_p}{L_p} \cdot I_n}}{\frac{I_n}{2} \left(\frac{1}{V_{E_n} L_n} + \frac{1}{V_{E_p} L_p} \right)}$$

V.4.2.5 Produit gain-bande passante


Comportement fréquentiel de l'OTA :

L'OTA comporte 3 noeuds, le noeud de sortie, le noeud en sortie de l'étage différentiel et le noeud sur le drain de M_1 (les résistances des sources v_{IN+} et v_{IN-} sont négligeables si bien qu'il n'y a pas lieu de considérer les pôles dûs aux noeuds d'entrée). L'étude de l'étage différentiel seul nous a montré que le pôle dû au troisième noeud est très éloigné car la capacité à ce noeud voit une impédance de $1/g_{m3}$. Ainsi, seuls deux noeuds restent en jeu pour déterminer le pôle dominant et le pôle non dominant.

D'un point de vue petits signaux, l'étage différentiel peut donc se modéliser par :



En rajoutant le schéma équivalent petits signaux de l'étage de sortie, on obtient comme schéma pour l'OTA :




C'est le même schéma que pour une étage amplificateur classique à charge active en remplaçant v_{in} par $-g_{m1} \cdot \epsilon / (g_{ds1} + g_{ds3})$. Le calcul de la fonction de transfert donne donc (cf. III.1.2 - Blocs de base) :

$$A_v = A_{v0} \frac{1 - s \cdot \frac{C_m}{g_{mp}}}{1 + \left[r_S (C_{in} + M C_m) + \frac{C_{out}}{g_{out}} \right] s + \frac{r_S}{g_{out}} \underbrace{(C_m C_{in} + C_m C_{out} + C_{in} C_{out})}_{C^2} s^2}$$

$$M = 1 + \frac{1}{r_S \cdot g_{out}} - A_{v2} \cong -A_{v2}$$

Le calcul des pôles en fonction de la capacité de compensation fournit alors le diagramme suivant :



En général, la marge de phase de 67° nécessite une capacité de compensation assez élevée. On aura donc :

$$f_d \equiv \frac{1}{2 \cdot \pi \cdot r_s \cdot (|A_{v2}| \cdot C_c)} \Rightarrow GBW = A_{v1} \cdot A_{v2} \cdot f_d = \frac{g_{m1}}{2 \cdot \pi \cdot C_c}$$

$$f_{nd} \equiv \frac{g_{m_p}}{2 \cdot \pi \cdot C_{out}} \equiv \frac{g_{m_p}}{2 \cdot \pi \cdot C_L} \text{ et } f_z \equiv \frac{g_{m_p}}{2 \cdot \pi \cdot C_c}$$

V.4.2.6 Marge de phase

Elle est donnée par (attention, il y a un zéro positif) :

$$PM = 180^\circ - \underbrace{\text{Arctg}\left(\frac{GBW}{f_d}\right) - \text{Arctg}\left(\frac{GBW}{f_{nd}}\right) - \text{Arctg}\left(\frac{GBW}{f_z}\right)}_{\approx 90^\circ}$$

$$PM \approx 90^\circ - \text{Arctg}\left(\frac{GBW}{f_{nd}}\right) - \text{Arctg}\left(\frac{GBW}{f_z}\right)$$

On a tout intérêt à maintenir le zéro positif loin du GBW pour minimiser son influence sur la marge de phase. Si l'on choisit de le placer à 10xGBW, il ne réduira la marge de phase que de $\text{arctg}(1/10)=5,7^\circ$. D'autre part, si l'on choisit de placer le pôle non dominant à 3xGBW, ce dernier réduira la marge de phase de $\text{arctg}(1/3)=18,5^\circ$ seulement. Ainsi, la $PM = 90 - 18,5 - 5,7 \approx 67^\circ$



On choisit $f_z \geq 10 \cdot GBW$ et $f_{nd} \geq 3 \cdot GBW$

$$\left. \begin{aligned} f_z &= \frac{g_{m_p}}{2 \cdot \pi \cdot C_c} = 10 \cdot GBW \\ f_{nd} &= \frac{g_{m_p}}{2 \cdot \pi \cdot C_L} = 3 \cdot GBW \end{aligned} \right\} \Rightarrow 10 \cdot C_c = 3 \cdot C_L \Rightarrow C_c = \frac{3}{10} \cdot C_L$$

Ainsi, pour $C_c \geq \frac{3}{10} \cdot C_L \Leftrightarrow \frac{1}{C_L} \geq \frac{3}{10} \cdot \frac{1}{C_c} \Leftrightarrow \frac{g_{m_p}}{C_L} \geq \frac{3}{10} \cdot \frac{g_{m_p}}{C_c}$, il suffira de

choisir g_{m_p} assez grand de telle sorte que $f_z = \frac{g_{m_p}}{2 \cdot \pi \cdot C_c} \geq 10 \cdot GBW$, pour

avoir :

$$f_{nd} = \frac{g_{m_p}}{2 \cdot \pi \cdot C_L} \geq \frac{3}{10} \cdot \frac{g_{m_p}}{2 \cdot \pi \cdot C_c} \geq 3 \cdot GBW$$


V.4.2.7 Slew-rate :

Il représente la vitesse maximale à laquelle varie la tension de sortie pour une attaque de l'ampop en larges signaux. Deux cas sont à considérer selon que la sortie décroît ou croît.

1) Slew-rate à la descente SR_- :

On suppose que simultanément, l'entrée négative passe brusquement de V_{SS} à V_{DD} et l'entrée positive de V_{DD} à V_{SS} . La sortie va donc passer de V_{DD} à V_{SS} .

Initialement, M_3 est bloqué ainsi que M_4 . Aucun courant ne passe dans les deux branches de l'étage différentiel. Le potentiel sur le drain de M_5 est à V_{SS} ($I_5=0$) ainsi que sur le drain de M_2 (sinon il y aurait un courant dans M_2). M_p est donc passant avec un $|V_{GS}|$ de $V_{DD}-V_{SS}$ et v_{OUT} est proche de V_{DD} pour placer M_p en linéaire de telle sorte que $I_p=I_n$.



Les changements brusques à l'entrée rendent passant M_1 et bloquent M_2 . Rapidement M_5 passe en saturation et délivre le courant I_5 qui passe entièrement dans la branche M_1/M_3 . Le potentiel V_{Gp} sur la grille de M_p monte très rapidement et se positionne de telle sorte que le courant I_n constant passe dans M_p . Pendant que V_{Gp} monte, v_{OUT} descend légèrement (de la tension de saturation de M_p) pour rendre M_p saturé. Ainsi :

$$V_{Gp} = V_{DD} + V_{Tp} + \sqrt{\frac{2 \cdot I_n}{K P_p \cdot W_p / L_p}} = cste$$

M_4 laisse passer le même courant que M_3 , i.e. I_5 . Or M_2 est bloqué et $V_{GSp} = cste$. Ce courant ne peut donc que s'écouler à travers C_c :

$$I_5 = C_c \cdot \frac{d(V_{Gp} - v_{OUT})}{dt} = -C_c \cdot \frac{dv_{OUT}}{dt} \Rightarrow SR_- = \frac{dv_{OUT}}{dt} = -\frac{I_5}{C_c}$$

Remarques :

1) La capacité de charge C_L fournit un courant qui passera dans M_n :

$$I_{C_L} = -C_L \cdot \frac{dv_{OUT}}{dt} = -C_L \cdot \frac{I_5}{C_c} = cste$$

2) En toute rigueur, ce n'est pas le courant I_n qui passe dans M_p mais le courant $I_n - I_5 - I_{C_L}$. Ainsi V_{Gp} se positionne à un potentiel légèrement plus élevé que celui supposé auparavant.

3) Le raisonnement que nous avons mené n'est valable que si M_p reste passant. Or si $I_5 + I_{C_L}$ devient supérieur à I_n , M_p se bloque et le SR_- ne sera plus limité par C_c , mais par C_L . On dit dans ce cas que l'on a une *limitation externe du slew-rate*, le cas général étant une *limitation interne par C_c* :

$$I_5 + I_{C_L} = \left(1 + \frac{C_L}{C_c}\right) \cdot I_5 \geq I_n \Rightarrow I_{C_L} = I_n - I_5 \Rightarrow SR_- = -\frac{I_n - I_5}{C_L}$$

2) Slew-rate à la montée SR_+ :

De la même manière, on montre que

$$SR_+ = \frac{I_5}{C_c}$$

Remarque : A la montée, il n'y a pas de limitation externe du slew rate car V_{Gp} peut toujours se positionner assez bas (V_{GSp} élevée) de telle sorte que M_p fournisse assez de courant pour charger C_L tout en fournissant I_5 et I_n .

V.4.2.8 Charge :

Il est important de fournir dans les spécifications de l'amplificateur opérationnel la charge que ce dernier verra. Beaucoup d'expressions que nous avons établies dépendent de C_L .

Lorsque l'amplificateur est conçu spécifiquement pour une application à l'intérieur d'un ASIC, on connaît parfaitement la charge à laquelle il sera soumis. On le dimensionne alors juste pour cette charge. Généralement, ceci permet de limiter la consommation à ce qui est strictement nécessaire.

En revanche si l'amplificateur opérationnel est conçu pour plusieurs applications, il faudra tenir compte de la charge maximale qu'il pourra supporter.

Enfin, si cette charge est résistive, il faut en tenir compte correctement pour que l'étage de sortie puisse fournir le courant à la charge.



Les caractéristiques d'un amplificateur opérationnel ne sont valables que pour une charge, ou une charge maximale donnée.

V.4.3 Jeu d'équations de premier dimensionnement

$$CMR_- = V_{SS} + V_{T_n} + \sqrt{\frac{I_5}{KP_n \cdot W_1 / L_1}} + \sqrt{\frac{2 \cdot I_5}{KP_n \cdot W_5 / L_5}}$$

$$CMR_+ = V_{DD} + V_{T_p} + V_{T_n} - \sqrt{\frac{I_5}{KP_p \cdot \frac{W_3}{L_3}}}$$

$$OUT_- = \sqrt{\frac{2 \cdot I_n}{KP_n \cdot W_n / L_n}} + V_{SS} \quad OUT_+ = V_{DD} - \sqrt{\frac{2 \cdot I_n}{KP_p \cdot W_p / L_p}}$$

$$I_n = \frac{W_p / L_p}{W_3 / L_3} \cdot \frac{I_5}{2} \quad SR_+ = \frac{I_5}{C_c}$$

$$A_{v1} = -\frac{g_{m1}}{g_{ds1} + g_{ds3}} = -\frac{\sqrt{KP_n \cdot W_1 / L_1 \cdot I_5}}{\frac{I_5}{2} \cdot \left(\frac{1}{V_{E_n} \cdot L_1} + \frac{1}{V_{E_p} \cdot L_3} \right)}$$

$$A_{v2} = -\frac{g_{m_p}}{g_{ds_n} + g_{ds_p}} = -\frac{\sqrt{2 \cdot KP_p \cdot W_p / L_p \cdot I_n}}{I_n \cdot \left(\frac{1}{V_{E_n} \cdot L_n} + \frac{1}{V_{E_p} \cdot L_p} \right)}$$

$$GBW = \frac{g_{m1}}{2 \cdot \pi \cdot C_c} \text{ et } f_{nd} \cong \frac{g_{m_p}}{2 \cdot \pi \cdot C_L} \text{ et } f_z \cong \frac{g_{m_p}}{2 \cdot \pi \cdot C_c}$$

$$C_c = \frac{3}{10} \cdot C_L \text{ et } f_{nd} = \frac{g_{m_p}}{2 \cdot \pi \cdot C_L} \geq \frac{3}{10} \cdot \frac{g_{m_p}}{2 \cdot \pi \cdot C_c} \geq 3 \cdot GBW \quad \text{suite}$$

V.5 Exemple de premier dimensionnement d'un OTA Miller

V.5.1 Cahier des charges

On désire réaliser un OTA Miller dont les caractéristiques sont :

Alimentations symétriques $\pm 1,65V$

Charge d'au plus $1pF$

Dynamique d'entrée en mode commun d'au moins $\pm 800mV$

Dynamique de sortie d'au moins $\pm 1V$

Gain statique d'au moins $74dB$

Produit gain-bande passante d'au moins $20MHz$

Marge de phase d'au moins 67°

Slew rate d'au moins $10V/\mu s$

V.5.2 Résolution du jeu d'équations

Ce jeu d'équations étant non linéaire, il n'existe pas de méthode analytique systématique pour le résoudre. Dans la pratique, on commence par résoudre les équations les plus simples (celles contenant le moins d'inconnues) pour éliminer un maximum d'inconnues puis on termine par les plus compliquées.

La condition sur la marge de phase nous permet de trouver C_c :

$$C_c = \frac{3}{10} \cdot C_L \Rightarrow C_c = \frac{3}{10} \times 1pF = 300fF$$

La condition sur le slew rate nous permet alors de trouver I_5 :

$$SR = \frac{I_5}{C_c} \Rightarrow I_5 = \frac{10}{10^{-6}} \times 300 \cdot 10^{-15} = 3\mu A$$

La condition sur la borne supérieure de la dynamique d'entrée permet ensuite de déterminer les dimensions de M_3 :

$$CMR_+ = V_{DD} + V_{Tp} + V_{Tn} - \sqrt{\frac{I_5}{K P_p \cdot \frac{W_3}{L_3}}} \geq 0,8V$$

$$\Rightarrow 1,65 - \sqrt{\frac{3}{46 \times W_3 / L_3}} - 0,68 + 0,483 \geq 0,8 \Rightarrow \frac{W_3}{L_3} \geq 0,33$$

On choisit donc $W_3 = 0,4\mu m$ et $L_3 = 0,35\mu m$ pour minimiser la surface de silicium occupée et les capacités parasites.

On peut aussi déterminer les dimensions de M_1 à partir du produit gain-bande passante :

$$GBW = \frac{\sqrt{K P_n \cdot W_1 / L_1 \cdot I_5}}{2 \cdot \pi \cdot C_c} \Rightarrow 20 \cdot 10^6 = \frac{\sqrt{122 \cdot 10^{-6} \cdot W_1 / L_1 \cdot 3 \cdot 10^{-6}}}{2 \cdot \pi \cdot 0,3 \cdot 10^{-12}}$$

$$\Rightarrow \frac{W_1}{L_1} \geq 3,88$$

On choisit donc $L_1 = 0,35 \mu m$ et $W_1 = 1,4 \mu m$

La condition sur le CMR_- permet de calculer maintenant les dimensions de M_5 :

$$CMR_- = V_{SS} + V_{T_n} + \sqrt{\frac{I_5}{K P_n \cdot \frac{W_1}{L_1}}} + \sqrt{\frac{2I_5}{K P_n \cdot \frac{W_5}{L_5}}} \leq -0,8V$$

$$\Rightarrow -1,65 + 0,483 + \sqrt{\frac{3}{122 \times \frac{1,4}{0,35}}} + \sqrt{\frac{6}{122 \times \frac{W_5}{L_5}}} \leq -0,8 \Rightarrow \frac{W_5}{L_5} \geq 0,59$$

On choisit donc $W_5 = 0,4 \mu m$ et $L_5 = 0,65 \mu m$

Pour assurer la stabilité en fréquence de l'OTA, nous choisissons :

$$f_{nd} = \frac{g_{m_p}}{2\pi \cdot C_L} \geq 3 \cdot GBW = 60MHz$$

$$\Rightarrow g_{m_p} \geq 2\pi \times 1.10^{-12} \times 60.10^6 = 377 \mu S$$

La condition sur l'offset nul permet alors de calculer les dimensions M_p et le courant I_n de polarisation de l'étage de sortie :

$$\left. \begin{aligned} I_n &= \frac{W_p / L_p \cdot I_5}{W_3 / L_3 \cdot 2} \\ g_{m_p} &= \sqrt{2 K P_p \frac{W_p}{L_p} I_n} \end{aligned} \right\} \Rightarrow \left\{ \begin{aligned} I_n &= \frac{g_{m_p}}{\sqrt{4 \frac{K P_p}{I_5} \cdot \frac{W_3}{L_3}}} = \frac{377.10^{-6}}{\sqrt{4 \times \frac{46}{3} \times \frac{0,4}{0,35}}} = 45 \mu A \\ \frac{W_p}{L_p} &= 2 \cdot \frac{I_n}{I_5} \cdot \frac{W_3}{L_3} = 2 \times \frac{377}{3} \times \frac{0,4}{0,35} = 34,3 \end{aligned} \right.$$

On choisit donc $L_p = 0,35 \mu m$ et $W_p = 12 \mu m$

Le courant de polarisation I_5 et les dimensions W_5/L_5 de M_5 étant connus, on peut calculer V_{GS5} :

$$I_5 = \frac{1}{2} K P_n \frac{W_5}{L_5} (V_{GS5} - V_{T_n})^2 \Rightarrow V_{GS5} - V_{T_n} = \sqrt{\frac{2 \cdot I_5}{K P_n (W_5/L_5)}} = 283mV$$

D'autre part, $V_{GSn} = V_{GS5}$ vu la topologie de l'OTA. I_n étant connu, on peut calculer les dimensions de M_n :

$$I_n = \frac{1}{2} \cdot K P_n \cdot \frac{W_n}{L_n} \cdot (V_{GSn} - V_{T_n})^2 \Rightarrow \frac{W_n}{L_n} = \frac{2 \cdot I_n}{K P_n \cdot (V_{GSn} - V_{T_n})^2} = 9,23$$

On choisit donc $L_n = 0,35 \mu m$ et $W_n = 3,25 \mu m$

Lors du dimensionnement manuel, nous n'avons pas utilisé les relations donnant la dynamique de sortie ou la gain en boucle ouverte. Nous allons maintenant vérifié que les conditions correspondantes sont vérifiées et si ce n'est pas le cas, adapter le dimensionnement en conséquence.

La borne supérieure de la dynamique de sortie vaut :

$$OUT_+ = V_{DD} - \sqrt{\frac{2 \cdot I_n}{K P_p \cdot W_p / L_p}} = 1,65 - \sqrt{\frac{2 \times 45}{46 \times 12 / 0,35}} = 1,41V > 1V$$

⇒ la condition est donc vérifiée.

La borne inférieure de la dynamique de sortie vaut :

$$OUT_- = \sqrt{\frac{2 \cdot I_n}{K P_n \cdot W_n / L_n}} + V_{SS} = \sqrt{\frac{2 \times 45}{122 \times 3,25 / 0,35}} - 1,65 = -1,37V < -1V$$

⇒ la condition est donc vérifiée.

Le gain statique est quant à lui donné par :

$$\begin{aligned} A_{v0} &= \frac{\sqrt{K P_n \cdot W_1 / L_1 \cdot I_5}}{\frac{I_5}{2} \cdot \left(\frac{1}{V_{E_n} \cdot L_1} + \frac{1}{V_{E_p} \cdot L_3} \right)} \cdot \frac{\sqrt{2 \cdot K P_p \cdot W_p / L_p \cdot I_n}}{I_n \cdot \left(\frac{1}{V_{E_n} \cdot L_n} + \frac{1}{V_{E_p} \cdot L_p} \right)} \\ &= \frac{\sqrt{122 \times 1,4 / 0,35 \times 3}}{\frac{3}{2} \cdot \left(\frac{1}{21 \times 0,35} + \frac{1}{27 \times 0,35} \right)} \times \frac{\sqrt{2 \times 46 \times 12 / 0,35 \times 45}}{45 \cdot \left(\frac{1}{21 \times 0,35} + \frac{1}{27 \times 0,35} \right)} = 3640 \\ &= 71,2dB < 74dB \end{aligned}$$

⇒ le gain statique n'est pas suffisant!

Nous savons que les résistances de sortie des transistors, qui conditionnent le gain statique des étages, sont inversement proportionnelles à la longueur L des transistors. Une solution simple est donc de multiplier par une constante α les L des transistors de l'étage différentiel ou de l'étage de sortie, et de multiplier par la même constante les W de telle sorte que le point de fonctionnement de l'étage en question ne soit pas modifié et que les caractéristiques de l'OTA restent inchangées excepté le gain statique qui sera multiplié par α . L'étage différentiel d'entrée possède les transistors les plus petits, nous allons donc augmenter le gain de cet étage plutôt que celui de l'étage de sortie afin de limiter l'augmentation des capacités parasites des transistors.


Nous voulons un gain de 74dB, soit $A_{v0}=5000$, mais nous n'avons que 3640. Il suffit donc de multiplier les dimensions de M_1 , M_2 , M_3 et M_p par $5000/3640 = 1,37$. On obtient donc :

$$\frac{W_1}{L_1} = \frac{W_2}{L_2} = \frac{2}{0,5} \quad \text{et} \quad \frac{W_3}{L_3} = \frac{W_4}{L_4} = \frac{0,6}{0,5}$$

Les caractéristiques du cahier des charges sont maintenant toutes vérifiées. Il ne nous reste plus qu'à dimensionner M_6 en fonction du courant I_{bias} injecté de l'extérieur, ou par exemple imposé que le courant I_{bias} soit égal à $I_5=3\mu A$ et choisir M_6 et M_5 identiques vu que les deux transistors sont montés en miroir de courant. C'est ce que nous ferons.

Ceci termine le premier dimensionnement de l'OTA. L'ensemble des caractéristiques doit maintenant être vérifié par simulation SPICE.


V.5.3 Conclusion



suite

V.6 Autres exemples d'ampop


V.6.1 OTA Miller à polarisations découplées



Une telle structure a l'avantage de ne pas lier la borne inférieure de la dynamique de sortie au V_{DSsat} du transistor polarisant l'étage différentiel.

V.6.2 OTA Miller avec étage de sortie


L'adjonction à l'OTA Miller d'un simple inverseur CMOS polarisé avec un fort courant pour rendre la résistance sortie petite constitue un étage de sortie de classe AB. On obtient alors un amplificateur opérationnel capable de fournir un fort courant. Notons que l'étage de sortie consomme beaucoup et qu'il existe d'autres structures moins consommatrices.



Etage de sortie de classe AB

Exemple de placement des pôles : $p_3 < p_1 < p_2$


V.6.3 OTA Miller simple cascodé



On obtient un gain en boucle ouverte très élevé avec un seul étage. En revanche la dynamique d'entrée en mode commun est réduite, tout comme la dynamique de sortie. D'autre part, pour fonctionner, cet ampop (ou étage différentiel) requière une tension d'alimentation d'au moins :

$$V_{DD} - V_{SS} \geq 2|V_{Tp}| + |V_{DS_{satp}}| + 2 \cdot |V_{DS_{satp}}| + 2 \cdot V_{Tn} + V_{DS_{satn}} !!$$

⇒ Une telle structure n'est pas compatible avec la diminution des tensions d'alimentation associée à la réduction des dimensions des transistors dans les technologies modernes. Une solution est d'utiliser des structures cascodées repliées (c.f. R-O3) :




Les polarisation V_{B1} et V_{B2} sont obtenues par des structures comme celles présentées en IV (Blocs fonctionnels de base)

Le GBW de cet OTA est directement lié à la capacité de charge C_L . Pour un C_L peu élevé, cet OTA peut atteindre un GBW très grand.

V.6.4 OTA Miller cascodé replié

On peut rajouter un étage de gain à l'OTA précédent de façon à augmenter son gain statique et sa dynamique de sortie. Pour pouvoir abaisser le O_{UT-} , on peut par exemple placer un étage suiveur entre la sortie de l'étage différentiel et l'entrée de l'étage de gain afin de décaler le point de polarisation vers le bas.




suite

VI Dessin des masques en analogique (complément)

VI.1 Résistances :


Résistance «diffusée»



	$R_{\text{carré}}$
Nwell	$\approx 2 \text{ K}\Omega$
n+	$\approx 25 \Omega$
p+	$\approx 40 \Omega$

$R = 7 \times R_{\text{carré}}$

Résistance en polysilicium





NB.: Peu sensible à T (température) et ΔV contrairement aux résistances diffusées

➡ Contrôle de la valeur absolue d'une résistance difficile mais appairage «facile» :

Contrôle de la valeur absolue

➡ Eviter les dimensions minimales

➡ Eviter les courbures :




Appairage

- ➡ Même structure!
- ➡ Même température
- ➡ Même forme, même taille
- ➡ Séparation minimale
- ➡ Même orientation
- ➡ Même voisinage
- ➡ Dimensions non minimales


VI.2 Capacités :

Capacité poly-diffusion



- ➡ Seule capacité réalisable avec techno CMOS digitale
- ➡ Pb de résistance d'accès (Nwell)



Capacité poly1-poly2



- ➡ Très bonnes capacités
- ➡ Valeur absolue mal contrôlée mais bon appairage
- ➡ Pas de poly2 dans les technos digitales classiques

VI.3 Transistors MOS :

➡ En forme de I




- ➡ TMOS le plus simple
- ➡ Utilisable jusqu'à $L = 20\mu\text{m}$

➔ Autres formes en fonction de la forme de la grille


TMOS interdigité (pour W grand)

Attention aux densités de courant dans les pistes de métallisation




TMOS en forme de graufre

C_{DB} et C_{SB} minimales
Densités de courant!




TMOS en serpent

Transistor long (L grand) mais compact
Int. pour R grande et commandable



VI.4 Transistors bipolaires :



- ➔ Pour le bipolaire latérale, E, B et C peuvent être connectés à n'importe quel potentiel
- ➔ Le collecteur du bipolaire vertical doit toujours être relié au potentiel du substrat (potentiel le plus bas)
- ➔ Le bipolaire vertical possède généralement des caractéristiques supérieures au latéral!