// -----------------------------------------------------------------------------
// Copyright (c) 2010, ON Semiconductor.
// -----------------------------------------------------------------------------
// FILE NAME     : dig_test_wrapper.v
// TYPE          : RTL
// AUTHOR        : Franck Da Costa
// AUTHORS EMAIL : Franck.DaCosta@onsemi.com
// -----------------------------------------------------------------------------
// RELEASE HISTORY
// VERSION DATE        AUTHOR           DESCRIPTION
//  1.0    2010-09-30  Franck Da Costa  Initial version
// -----------------------------------------------------------------------------
// KEYWORDS : 
// -----------------------------------------------------------------------------
// PURPOSE : 
// -----------------------------------------------------------------------------

module dig_test_wrapper (
//Inputs
input          en_out_dig_mgnt,

input          wrap_en_vin_monitor,
input          wrap_en_vin_vcl,
input          wrap_en_clk_12Mhz,
input          wrap_en_tsd,
input          wrap_en_cp,
input          wrap_en_vldo,
input          wrap_en_clo_det,
input          wrap_cp_pass_thru,
input          wrap_cp_tsd,
input          wrap_cp_wait,
input          wrap_cp_div2,
input          wrap_cp_en_pmos,
input          wrap_en_vin_meter,    
input          wrap_en_iin_meter,    

input          en_vin_monitor_twrap,
input          en_vin_vcl_twrap,
input          en_clk_12Mhz_twrap,
input          en_refs_twrap,
input          en_vreg_twrap,
input          en_tsd_twrap,
input          en_cp_twrap,
input          en_vldo_twrap,
input          en_clo_det_twrap,
input          cp_pass_thru_twrap,
input          cp_tsd_twrap,
input          cp_wait_twrap,
input          cp_div2_twrap,
input          cp_en_pmos_twrap,
input          en_vin_meter_twrap,     
input          en_iin_meter_twrap,     


//Outputs
output         en_vin_monitor,
output         en_vin_vcl,
output         en_clk_12Mhz,
output         en_tsd,
output         en_vreg,
output         en_refs,
output         en_cp,
output         en_vldo,
output         en_clo_det,
output         cp_pass_thru,
output         cp_tsd,
output         cp_wait,
output         cp_div2,
output         cp_en_pmos,
output         en_vin_meter,    
output         en_iin_meter    
);

// -----------------------------------------------------------------------------
// INPUTS
// -----------------------------------------------------------------------------
/// assign tsd_twrap             = (en_input_mgnt) ? wrap_tsd             : tsd;
/// assign vin_det_twrap         = (en_input_mgnt) ? wrap_vin_det         : vin_det;
/// assign vin_ok_twrap          = (en_input_mgnt) ? wrap_vin_ok          : vin_ok;
/// assign vin_vsys_twrap        = (en_input_mgnt) ? wrap_vin_vsys        : vin_vsys;
/// assign vin_vsysmin_twrap     = (en_input_mgnt) ? wrap_vin_vsysmin     : vin_vsysmin;

// -----------------------------------------------------------------------------
// OUTPUTS
// -----------------------------------------------------------------------------
assign en_vin_monitor   = (en_out_dig_mgnt) ? wrap_en_vin_monitor   : en_vin_monitor_twrap;
assign en_vin_vcl       = (en_out_dig_mgnt) ? wrap_en_vin_vcl       : en_vin_vcl_twrap;
assign en_clk_12Mhz     = (en_out_dig_mgnt) ? wrap_en_clk_12Mhz     : en_clk_12Mhz_twrap;
assign en_tsd           = (en_out_dig_mgnt) ? wrap_en_tsd           : en_tsd_twrap;
assign en_vreg          = (en_out_dig_mgnt) ? 1'b1                  : en_vreg_twrap;
assign en_refs          = (en_out_dig_mgnt) ? 1'b1                  : en_refs_twrap;

assign en_vldo          = (en_out_dig_mgnt) ? wrap_en_vldo          : en_vldo_twrap;
assign en_clo_det       = (en_out_dig_mgnt) ? wrap_en_clo_det       : en_clo_det_twrap;
assign en_vin_meter     = (en_out_dig_mgnt) ? wrap_en_vin_meter     : en_vin_meter_twrap;
assign en_iin_meter     = (en_out_dig_mgnt) ? wrap_en_iin_meter     : en_iin_meter_twrap;

assign en_cp            = (en_out_dig_mgnt) ? wrap_en_cp            : en_cp_twrap;
assign cp_pass_thru     = (en_out_dig_mgnt) ? wrap_cp_pass_thru     : cp_pass_thru_twrap;
assign cp_tsd           = (en_out_dig_mgnt) ? wrap_cp_tsd           : cp_tsd_twrap;
assign cp_wait          = (en_out_dig_mgnt) ? wrap_cp_wait          : cp_wait_twrap;
assign cp_div2          = (en_out_dig_mgnt) ? wrap_cp_div2          : cp_div2_twrap;
assign cp_en_pmos       = (en_out_dig_mgnt) ? wrap_cp_en_pmos       : cp_en_pmos_twrap;

endmodule
