

# Méthodologie de Conception d'un Amplificateur Opérationnel CMOS de type Cascode

S. Ait Ali, M. Loulou, S. Zouari, et N. Masmoudi.

**Résumé**--- Dans ce papier nous présentons une méthode d'optimisation de la conception d'un AOP CMOS. Le but de ce travail est de donner une méthodologie de dimensionnement optimal des Transistors constituant l'AOP pour atteindre les caractéristiques désirées. Ceci est réalisable suite à une modélisation du fonctionnement de l'AOP à l'aide d'un logiciel de formulation mathématique. La formulation est basée sur le modèle SPICE niveau 1 du transistor MOS. L'algorithme d'optimisation repose sur la définition d'une fonction objective selon le fonctionnement exigé. Par moyen du logiciel mathématique MAPLE, nous déterminons les paramètres optimaux de l'AOP qui accordent au maximum les spécifications prédéfinies. La méthode proposée est présentée et appliquée à la conception d'un AOP CMOS de type Cascode employant une technologie CMOS 0.35µm. Les simulations effectuées avec PSPICE sont présentées et comparées aux calculs théoriques et montrent l'efficacité de la méthodologie proposée.

**Mots clés**--- AOP CMOS Cascode, Méthodologie de conception du circuit, Dimensionnement des transistors, optimisation.

## I. INTRODUCTION

L'automatisation de la conception d'un AOP vient pour être une nécessité du concepteur, pour réduire le temps de conception, particulièrement dans le cas des circuits standard tels que l'amplificateur opérationnel. Ce dernier est généralement employé dans des circuits de filtrage, de conversion AN et NA et d'autres fonctions de traitement analogique du signal. Ce sujet a été traité par beaucoup de concepteurs [1-2], les solutions proposées varient dans leur complexité entre le calcul manuel simple [1] et complexe [2]. Dans tous les cas, quelle que soit la méthode employée, il y a toujours besoin d'un certain raffinement par le concepteur pendant la phase de simulation. La différence entre la prédiction théorique et les résultats de simulation est principalement causée par l'erreur induite par les approximations du modèle simplifié employé dans la procédure de calcul. Bien sûr, la compétence du concepteur est nécessaire pour que les résultats finaux s'accordent au maximum avec les spécifications projetées. Dans ce qui suit, nous présentons une idée qui conduit le concepteur à un choix optimal des paramètres du circuit. La méthode proposée est basée sur le calcul manuel comme un premier pas. Suivi d'un calcul sur un logiciel puissant comme

MAPLE pour converger vers une caractéristique finale optimale.

## II. TOPOLOGIE D'UN AOP CASCODE

Dans le schéma de base de l'AOP chargé par un miroir de courant, le gain en tension pour plusieurs applications peut être très bas.

L'utilisation d'une structure cascode respectivement pour la charge ( $M_{C3}$ ,  $M_{C4}$ ) et pour la paire différentielle ( $M_{C1}$ ,  $M_{C2}$ ) comme c'est illustré sur la figure 1, permet une amélioration du gain. Le transistor  $M_{C7}$  est choisi, pour que sa tension grille source maintienne la saturation de  $M_1$  et  $M_2$  et de  $M_{C1}$  et  $M_{C2}$ .

Le gain de cette structure est donné par l'expression (1):

$$A_{v1} = g_{m1} (g_{oc2} + g_{oc4})^{-1} \quad (1)$$

Où  $g_{m1}$  est transconductance commune de  $M_1$  et  $M_2$ ,  $g_{oc2}$  et  $g_{oc4}$  sont respectivement les conductances vues par les drains de ( $M_{C1}$ ,  $M_{C2}$ ) et de ( $M_{C3}$ ,  $M_{C4}$ ).

$$g_{oc2} \cong (g_{m2} r_{o2})^{-1} \quad (2)$$

$$g_{oc4} \cong (g_{m4} r_{o4})^{-1} \quad (3)$$

Ainsi,

$$A_{v1} \cong g_{m1} (g_{m2} r_{o2}^2 // g_{m4} r_{o4}^2) \quad (4)$$

$r_{o2}$  et  $r_{o4}$  respectivement sont les résistances drain source des transistors  $M_2$  et  $M_4$ . Ceci suppose que les transistors cascodes ont des dimensions identiques à celles des transistors de départ.

L'inconvénient principal de l'utilisation de la structure Cascode est la réduction importante de l'étendu dynamique de l'entrée "CMR+".




Figure 1. Structure d'un AOP CMOS Cascode.

S. Ait Ali, M. Loulou, S. Zouari et N. Masmoudi,; sont du Laboratoire d'Electronique et des Technologies de l'Information, LETI. Ecole Nationale d'Ingénieurs de Sfax, Tunisie (Mourad.Loulou@enis.rnu.tn)

Le signal positif en mode-commun est limité par le circuit complémentaire exigé par les charges cascode. Remarquons que  $V_{i\max}$ , dans ce cas, sera limitée par la tension nécessaire pour maintenir  $M_1$ ,  $M_{C1}$ ,  $M_{C3}$  et  $M_3$  dans leurs régions de saturation.

Cependant, un fait intéressant concernant ce circuit est la contre-réaction DC causée par  $M_{C7}$ .

Puisque le courant dans  $M_{C7}$  est constant, donc dès que la tension en mode-commun sur les grilles de  $M_1$  et  $M_2$  commence à augmenter, le potentiel des drains diminuera normalement.

Le potentiel de la source commune, marqué par le nœud B, commence aussi à augmenter.

Ainsi le potentiel des grilles de  $M_{C1}$  et  $M_{C2}$  augmente aussi. Les courants à travers  $M_{C1}$  et  $M_{C2}$  sont constants. Donc, la valeur de  $V_{gs1,2}$  essayera de rester constante, remontant ainsi le potentiel des drains de  $M_1$  et  $M_2$ . Cette opération de contre-réaction essaye d'empêcher  $M_1$  et  $M_2$  d'entrer à la nonsaturation. Donc, la tension maximale en mode-commun  $V_{i\max}$ , sera limitée par  $M_{C1}$  et  $M_{C2}$ .

On montre que,

$$V_{i\min} = V_{GS1} + V_{DS7} + V_{ss} \quad (5)$$

$$V_{i\max} = V_{GC1} + V_{GS1} - V_{GSC7} \quad (6)$$

Les principales caractéristiques présentant les performances d'un AOP sont résumées dans le Tableau I

TABLEAU I  
CARACTERISTIQUES D'UN AOP.

characteristics	Description
<b>P</b>	Puissance consommée
<b>A<sub>DC</sub></b>	Gain en DC
<b>GB</b>	Produit Gain Bande Passante
<b>Φ<sub>M</sub></b>	Marge de Phase
<b>SR</b>	Slew Rate
<b>V<sub>os</sub></b>	Tension d'offset
<b>CMRR</b>	Taux de réjection du mode commun
<b>CMR</b>	Etendue dynamique du mode commun
<b>PSRR</b>	Taux de réjection du bruit d'alimentation

Une faible consommation avec simultanément un gain et une fréquence unitaire (l'équivalent du GB) élevé avec une bonne marge de phase et un grand Slew Rate sont les principales caractéristiques désirables.

### III. FORMULATION

Le plus important dans la conception de n'importe quel amplificateur opérationnel c'est la gestion de la compensation et ceci à pour but de maintenir une marge de phase acceptable.

Sur la figure 2 on montre le modèle petits signaux de l'AOP de la figure 1.




Figure 2 : Modèle petits signaux d'un AOP à deux étages

Dans les équations suivantes,  $g_m$  et  $g_o$  sont respectivement la transconductance et la conductance de sortie d'un transistor donnée,  $C_{gs}$  la capacité grille-source, et  $C_{db}$  la capacité de diffusion drain-substrat. Assumant que  $C_c$  "capacité de compensation" et  $C_L$  "capacité de charge" sont grands comparés aux capacités parasites. Et les gains de transconductance sont grands comparés aux conductances de sortie..

L'analyse dynamique du circuit, donne les expressions simplifiées du Gain en DC, du GB et du Slew Rate suivantes [3]:

$$A_o \cong \frac{g_{m1,2} g_{m5}}{(g_{o5} + g_{o6})(g_{o2} + g_{o4})} \quad (7)$$

$$GB \cong \frac{g_{m1,2}}{C_c} \quad (8)$$

$$SR = \frac{I_{SS} + I_{bias}}{C_c} \quad (9)$$

Cependant la capacité de compensation est donnée par :

$$C_c \cong \frac{C_L}{Q^2} \frac{g_{m1,2} g_{m5}}{(g_{m5} - g_{m1,2})^2} \quad (10)$$

Avec Q Facteur de résonance de l'AOP en boucle fermée. Pour assurer la stabilité de l'AOP il faut mettre le facteur Q entre 0.6 et 0.8; la valeur typique est de  $1/\sqrt{2}$  ie une

marge de phase égale à 60°.

Les principaux paramètres de l'Etendue dynamique d'entrée/sortie sont donnée comme suit:

$$V_{i\max} = V_{DD} + V_1 - V_{C7} - V_3 - V_{C3} + V_{TN} + 2V_{TP} \quad (11)$$

$$V_{i\min} = V_1 + V_{TN} + V_7 + V_{SS} \quad (12)$$

$$V_{o\max} = V_{DD} + V_5 \quad (13)$$

$$V_{o\min} = V_6 + V_{SS} \quad (14)$$

Avec  $V_{TN}$  et  $V_{TP}$  sont respectivement les tensions seuil des transistors NMOS et PMOS.  $V_i$  la tension de saturation du transistor  $M_i$ .  $V_{dd}$  et  $V_{ss}$  sont les deux tensions d'alimentation.

### IV. FORMULATION DE L'ALGORITHME D'OPTIMISATION

La formulation du problème d'optimisation dépend du fonctionnement exigé et de l'application [3]. Généralement quelques paramètres comme la consommation sont imposés et doivent être fixés pendant

la conception. Le dimensionnement des transistors est classiquement déduit après la détermination de la tension de saturation drain-source notée par  $V_i$  pour le transistor  $M_i$ . Cette stratégie nous mène à exprimer les paramètres de l'AOP comme suit :

$$I_{SS} + I_{bias} = \frac{P}{(V_{DD} - V_{SS})(1 + m + \gamma)} \quad (15)$$

Où  $m$  et  $\gamma$  sont les facteurs de modulation du courant de polarisation entre l'étage différentiel et l'étage de gain et l'étage de polarisation des transistors cascodes.

$$m = \frac{I_{SS}^{bias}}{I_{SS} + I_{bias}} = \frac{\left(\frac{W}{L}\right)_6}{\left(\frac{W}{L}\right)_7} \quad (16)$$

$$\gamma = \frac{I_{bias}}{I_{SS} + I_{bias}} \quad (17)$$

$$A_b = \frac{8}{\lambda_2 * \lambda_{c2} V_1^2 + \lambda_4 * \lambda_{c4} |V_3| * V_1} * \frac{1}{(\lambda_5 + \lambda_6) |V_5|} \quad (18)$$

$$GB \cong \frac{P(1 - \gamma)}{4\pi(V_{DD} - V_{SS})(1 + m + \gamma)V_1 C_c} \quad (19)$$

$$SR = \frac{P}{(V_{DD} - V_{SS})(1 + m + \gamma)C_c} \quad (20)$$

Avec

$$C_c \cong \frac{2}{Q^2} C_L m \beta \frac{V_1 |V_5|}{(2mV_1 - \beta |V_5|)^2} \quad (21)$$

$\lambda$  facteur de modulation de la longueur du canal.

Les expressions (18~20) prouvent que les caractéristiques dynamiques de l'AOP dépendent principalement de  $V_1$  et  $V_5$  simultanément.

Après détermination des  $V_i$  les rapports  $W/L_i$  sont déterminés par les expressions suivantes :

$$\left[\frac{W}{L}\right]_{1,2} \cong \frac{P(1 - \gamma)}{\mu_n C_{OX}(V_{DD} - V_{SS})V_1^2(1 + m + \gamma)} \quad (22)$$

$$\left[\frac{W}{L}\right]_{3,4} \cong \frac{P(1 - \gamma)}{\mu_p C_{OX}(V_{DD} - V_{SS})V_3^2(1 + m + \gamma)} \quad (23)$$

$$\left[\frac{W}{L}\right]_5 \cong \frac{2mP}{\mu_p C_{OX}(V_{DD} - V_{SS})V_5^2(1 + m + \gamma)} \quad (24)$$

$$\left[\frac{W}{L}\right]_{c7} \cong \frac{2\gamma P}{\mu_n C_{OX}(V_{DD} - V_{SS})V_7^2(1 + m + \gamma)} \quad (25)$$

$$\left[\frac{W}{L}\right]_{B3} \cong \frac{2\gamma P}{\mu_n C_{OX}(V_{DD} - V_{SS})V_{B3}^2(1 + m + \gamma)} \quad (26)$$

$$\left[\frac{W}{L}\right]_7 \cong \frac{2P}{\mu_n C_{OX}(V_{DD} - V_{SS})V_7^2(1 + m + \gamma)} \quad (27)$$

$$\left[\frac{W}{L}\right]_6 \cong m \left[\frac{W}{L}\right]_7 \quad (27)$$

$\mu_n$ ,  $\mu_p$  et  $C_{ox}$  sont des paramètres technologiques.

## V. METHODOLOGIE D'OPTIMISATION

La méthodologie proposée est principalement basée sur une optimisation des caractéristiques dynamiques, vers les spécifications suivantes :  $P_{val}$ ,  $A_{DC, val}$ ,  $GB_{val}$  et  $SR_{val}$ . Pour cette raison nous définissons trois fonctions d'erreur à minimiser, qui consistent à la différence entre l'expression définie des paramètres et leurs valeurs désirées.

$$\mathcal{E}_{A_{DC}} = \left| \frac{8}{\lambda_2 * \lambda_{c2} V_1^2 + \lambda_4 * \lambda_{c4} |V_3| * V_1} * \frac{1}{(\lambda_5 + \lambda_6) |V_5|} - A_{DC, val} \right| \quad (29)$$

$$\mathcal{E}_{GB} = \left| \frac{P(1 - \gamma)}{4\pi(V_{DD} - V_{SS})(1 + m + \gamma)V_1 C_c} - GB_{val} \right| \quad (30)$$

$$\mathcal{E}_{SR} = \left| \frac{P}{(V_{DD} - V_{SS})(1 + m + \gamma)C_c} - SR_{val} \right| \quad (31)$$

Alors une erreur globale qui consiste à la somme pondérée des erreurs précédemment définies. Avec un jeu adéquat des coefficients de pondération  $k_1$ ,  $k_2$  et  $k_3$ .

$$\mathcal{E}_{tot} = k_1 \mathcal{E}_{A_{DC}} + k_2 \mathcal{E}_{GB} + k_3 \mathcal{E}_{SR} \quad (32)$$

Selon les formules 18~20, seulement les paramètres GB SR sont directement affectés par le paramètre de modulation "m". Nous allons analyser l'effet de ce facteur sur le comportement de l'erreur globale pour différentes valeurs de la puissance consommée. Nous illustrons sur la figure 3 une courbe à trois dimensions montrant la fonction d'erreur globale pour différentes valeurs de "m" et de la puissance. Cette courbe est dessinée pour des valeurs choisies de  $V_1$  et  $V_5$  en utilisant MAPLE comme logiciel de calcul.




Figure 3. Fonction erreur globale en fonction de m et de P.

En analysant cette courbe, nous concluons que pour chaque valeur de la puissance il y a une valeur optimale de  $m$  minimisant la fonction erreur. Pour être plus clair, sur la figure 4, nous traitons cette erreur pour une valeur indiquée de puissance.




Figure.4. Fonction globale d'erreur pour  $P=0.25mW$

Malheureusement, la valeur trouvée dépend du choix de  $V_1$  et  $V_5$ , dont les valeurs ne sont pas encore optimisées. Pour cette raison, d'abord des calculs manuels sont nécessaires pour définir le point de départ de l'algorithme d'optimisation. Cela pourrait être fait au départ en fixant une valeur aléatoire de  $m$  comprise généralement entre 1 et 7.

Supposons que la valeur optimale de  $m$  est déterminée, comment peut-on optimiser les valeurs de  $V_1$  et de  $V_5$ ? Nous analyserons le comportement de chaque fonction d'erreur d'un paramètre selon les variations de  $V_1$  et de  $V_5$ .

La figure 5 illustre la fonction erreur du gain en DC en fonction de  $V_5$  et  $V_1$ . Elle montre que l'erreur est minimisée pour des valeurs du couple  $(V_1, V_5)$  et cela donne une infinité de solutions permettant à l'AOP d'avoir des résultats proches de l'objectif.




Figure 5.  $\epsilon_{ADC}$  fonction erreur du  $A_{DC}$  en fonction de  $(V_1, V_5)$

Sur la figure 6 et la figure 7 nous traitons respectivement le comportement de GB et du Slew Rate. Il est clair que le comportement de chaque erreur diffère des autres ce qui signifie que nous pourrions atteindre un minimum absolu pour un couple donné des valeurs de  $V_1$  et  $V_5$ .




Figure 6.  $\epsilon_{GB}$  Fonction erreur du GB.




Figure 7.  $\epsilon_{SR}$  Fonction erreur du Slew Rate.

L'analyse de la fonction erreur globale donne des valeurs optimales pour  $V_1$  et  $V_5$ , et elle admet un minimum absolu comme il est montré sur la figure 8.




Figure. 8. Fonction erreur globale.

## VI. ALGORITHME D'OPTIMISATION

L'algorithme d'optimisation est basé sur la méthodologie d'optimisation décrite dans la partie V.




Figure. 9. Organigramme de l'algorithme d'optimisation.

## VII. SIMULATIONS ET RESULTATS

Comme exemple, nous avons conçu un AOP Cascode employant la technologie CMOS 0.35  $\mu\text{m}$  avec le cahier de charges suivant :  $P=0.25\text{mW}$ ,  $V_{dd}=-V_{ss}=1.5\text{V}$ ,  $A_{DC}=130\text{dB}$ ,  $GB=3\text{MHz}$  et  $SR=7\text{V}/\mu\text{S}$  pour  $C_L=1\text{PF}$ .

Le calcul employant MAPLE pour suivre la procédure proposée donne des valeurs optimales pour des tensions de saturation de transistor :  $V_1=0.15\text{V}$ ,  $V_5=0.68\text{V}$ ,  $V_{3,4}=V_{C3,4}=0.07\text{V}$ ,  $V_7=V_6=V_{B3}=0.25\text{V}$  avec un facteur de modulation optimal  $m_{opt}=6.2$ .

Les simulations sont exécutées employant PSPICE et le modèle des transistors niveau BSIM3V3. Les résultats fournis de calculs théoriques et la simulation PSPICE sont récapitulés dans le tableau II et comparés aux spécifications exigées. Ainsi le tableau III résume toutes les caractéristiques de l'AOP et montre de résultats satisfaisants légèrement déviés des performances désirées. Cela prouve l'efficacité de la méthodologie proposée.

TABLEAU II  
COMPARAISON ENTRE CALCUL THEORIQUE ET SIMULATION.

Caractéristiques	Objectifs	Théorique	Simulation
$A_{DC}$ (dB)	130	130	115
$GB$ (MHz)	3	2.5	3.5
$SR$ (V/us)	7	6	4

TABLEAU III  
CARACTERISTIQUES DE L'AOP.

Caractéristiques	Simulation
$A_{DC}$ (dB)	115
$GB$ (MHz)	3.5
$SR$ (V/us)	4
$\phi_M$ (°)	60°
$C_C$ (pF)	1.8
$CMRR$ (dB)	122
$PSRR$ (dB)	121
$CMR$ (V)	-1.27, +0.8
$V_{offset}$ (uV)	0.3
$P$ (mW)	0.25
$V_{dd}=-V_{ss}$ (V)	1.5

## VIII. CONCLUSION

Dans cet article, nous avons proposé une Nouvelle méthodologie pour dimensionner les transistors d'un amplificateur opérationnel CMOS Cascode. La méthode proposée est basée sur le calcul théorique traité avec le logiciel MAPLE utilisant le modèle SPICE niveau 1 des transistors MOS. L'étude montre que par moyen de définir une fonction erreur objective, nous pouvons définir un point optimal d'exploitation assurant le meilleur fonctionnement de l'AOP conçu. La fonction objective minimisée détermine la quantité de la déviation des caractéristiques théoriques de l'AOP par rapport aux spécification du cahier des charges.

Un exemple de conception a été étudié pour justifier l'efficacité de la méthode proposée.

## REFERENCES

- [1] Yiqin Chen, Mark E. Schlarmann and Randall L. Geiger, "An Improved design Formulation for design and Optimization of Operational Amplifiers," *MWSCAS'99 The 43rd Midwest Symposium on Circuits and Systems*, New Mexico, USA, 8-11 August, 1999.
- [2] Maria del Mar Hershenson, Stephen P. Boyd, and Thomas H. Lee "GPCAD: a Tool for CMOS Op-amp Synthesis" *ICCAD 1998*, 296-303.
- [3] R. Jacob Baker, Harry W. Li and David E. Boyce, "CMOS circuit design, layout, and simulation," *IEEE Press Series on Microelectronic Systems*, 1998.